CY2DP1510
1:10 LVPECL扇出缓冲器，具有可选
时钟输入
特点
■
■
■
■
■
■
■
■
功能说明
该CY2DP1510是一款超低噪声，低偏移，
低传播延迟1:10 LVPECL扇出缓冲器有针对性地
满足高速时钟分配的要求
应用程序。该CY2DP1510可以在两个独立的选择
使用IN_SEL引脚LVPECL输入时钟对。该装置具有
被优化，以一个全差分内部架构
在达到工作频率低附加抖动，低偏移
高达1.5千兆赫。
选择两个低压正射极耦合逻辑1
（ LVPECL ）输入对分配到10 LVPECL输出对
40 ps的最大输出至输出偏斜
600 - ps的最大传播延迟
0.11 ps的最大附加RMS在156.25 MHz的相位抖动
（12千赫至20兆赫的偏移）
高达1.5GHz的操作
32引脚薄型四方扁平封装（ TQFP ）封装
2.5 V或3.3 V工作电压
[1]
商用和工业温度范围
逻辑框图
V
DD
Q0
Q0#
V
DD
V
SS
IN0
IN0#
IN1
IN1#
Q1
Q1#
Q2
Q2#
Q3
Q3#
Q4
Q4#
Q5
Q5#
100k
IN_SEL
V
BB
Q6
Q6#
Q7
Q7#
Q8
Q8#
Q9
Q9#
记
1.输入交流耦合电容所需要的电压转换应用。
赛普拉斯半导体公司
文件编号： 001-55566修订版* G
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年2月25日
[+ ]反馈
CY2DP1510
目录
引脚分配................................................. ............................. 3
绝对最大额定值............................................ 4
工作条件................................................ 4 .......
DC电气规格............................................ 5
AC电气规格............................................ 6
订购信息................................................ ........ 9
订购代码定义............................................. 9
包装尺寸................................................ ......... 10
与缩略语................................................. ....................... 11
文档约定................................................ 。
文档历史记录页............................................... ..
销售，解决方案和法律信息......................
全球销售和设计支持.......................
产品................................................. ...................
的PSoC解决方案................................................ .........
11
12
13
13
13
13
文件编号： 001-55566修订版* G
分页： 13 2
[+ ]反馈
CY2DP1510
引脚配置
图1.引脚图 - 32引脚TQFP封装
Q3#
Q5#
Q4#
Q6
18
Q6#
17
16
15
14
13
CY2DP1510
Q1
Q0#
Q0
V
DD
29
30
31
32
1
V
DD
2
IN_SEL
3
IN0
4
IN0#
5
V
BB
6
IN1
7
IN1#
8
V
SS
12
11
10
9
Q8#
Q9
Q9#
V
DD
V
DD
Q7
Q7#
Q8
Q3
Q4
Q5
20
24
V
DD
Q2#
Q2
Q1#
25
26
27
28
23
22
21
19
表1.引脚定义
PIN号
1, 9, 16, 25, 32
2
引脚名称
V
DD
IN_SEL
输入
PIN TYPE
动力
电源
输入时钟选择引脚。低电压的互补金属氧化物
半导体（ LVCMOS ） /低压晶体管 - 晶体管逻辑（ LVTTL ） 。
当IN_SEL =低时， IN0 / IN0 ＃差分输入对活跃
当IN_SEL =高时， IN1 / IN1 ＃差分输入对活跃
LVPECL输入时钟。主动当IN_SEL =低
LVPECL互补的输入时钟。主动当IN_SEL =低
LVPECL的参考电压输出
LVPECL输入时钟。主动当IN_SEL =高
LVPECL互补的输入时钟。主动当IN_SEL =高
地
LVPECL互补输出时钟
LVPECL输出时钟
裸露焊盘。连接到地平面的封装散热。
没有电气连接。
描述
3
4
5
6
7
8
IN0
IN0#
V
BB
IN1
IN1#
V
SS
输入
输入
产量
输入
输入
动力
产量
产量
–
10,12,14,17,19,21, Q(0:9)#
23,26,28,30
11,13,15,18,20,22, Q(0:9)
24,27,29,31
–
EPAD
文件编号： 001-55566修订版* G
第13 3
[+ ]反馈
CY2DP1510
绝对最大额定值
参数
V
DD
V
IN[2]
V
OUT[2]
T
S
ESD
HBM
L
U
UL–94
MSL
电源电压
输入电压，相到V
SS
直流输出或I / O电压，相对于V
SS
储存温度
静电放电（ ESD）保护
（人体模型）
闭锁
可燃性等级
湿度敏感度等级
在1/8
描述
条件
无功能
无功能
无功能
无功能
JEDEC STD 22 - A114 -B
民
–0.5
–0.5
–0.5
–55
2000
最大
4.6
较小的4.0
或V
DD
+ 0.4
较小的4.0
或V
DD
+ 0.4
单位
V
V
V
°C
V
150
–
达到或超过JEDEC规格
JESD78B IC闩锁测试
V–0
3
工作条件
参数
V
DD
T
A
t
PU
电源电压
工作环境温度
电源斜坡时间
描述
条件
2.5 V电源
3.3 V电源
广告
产业
电时间为V
DD
到达
最小额定电压（电源
坡道必须是单调） 。
民
2.375
3.135
0
–40
0.05
最大
2.625
3.465
70
85
500
单位
V
V
°C
°C
ms
记
2.任何I / O引脚上的电压不能超过上电时的电源引脚。电源排序不是必需的。
文件编号： 001-55566修订版* G
第13 4
[+ ]反馈
CY2DP1510
DC电气规格
(V
DD
= 3.3V ±5％或2.5 V ±5％ ;牛逼
A
= 0 ° C至70 ° C（商业）或-40 ° C至85°C （工业级） ）
参数
I
DD
V
IH1
V
IL1
V
IH2
V
IL2
V
IH3
V
IL3
V
ID[3]
V
ICM
I
IH
I
IL
V
OH
V
OL
V
BB
R
P
C
IN
描述
工作电源电流
输入高电压， LVPECL输入时钟
IN0和IN0 ＃ ， IN1和IN1 ＃
输入低电压， LVPECL输入时钟
IN0和IN0 ＃ ， IN1和IN1 ＃
输入高电压， IN_SEL
输入低电压， IN_SEL
输入高电压， IN_SEL
输入低电压， IN_SEL
输入差分幅度
输入共模电压
输入大电流，所有输入
低输入电流，所有输入
LVPECL输出高电压
LVPECL输出低电压
输出参考电压
内部下拉电阻
输入电容
V
DD
= 3.3 V
V
DD
= 3.3 V
V
DD
= 2.5 V
V
DD
= 2.5 V
SEE
图2
第7页
SEE
图2
第7页
输入= V
DD[4]
输入= V
SS[4]
终止50
Ω
到V
DD
– 2.0
[5]
终止50
Ω
到V
DD
– 2.0
[5]
0至150
μA
输出电流
IN_SEL销
测量在10 MHz ;每个引脚
条件
所有LVPECL输出浮动（内部I
DD
)
民
–
–
–0.3
2.0
–0.3
1.7
–0.3
0.4
0.5
–
–150
最大
120
V
DD
+ 0.3
–
V
DD
+ 0.3
0.8
V
DD
+ 0.3
0.7
1.0
V
DD
– 0.2
150
–
单位
mA
V
V
V
V
V
V
V
V
μA
μA
V
V
V
kΩ
pF
V
DD
– 1.20 V
DD
– 0.70
V
DD
– 2.0 V
DD
– 1.63
V
DD
– 1.40 V
DD
– 1.16
60
–
140
3
笔记
3. V
ID
最低400 mV的要求，以满足所有输出AC电气规格。该设备的功能与V
ID
最小值大于200毫伏。
4.正电流流入输入管脚，负电流流出输入引脚。
5.参考
科幻gure 3
第7页。
文件编号： 001-55566修订版* G
第13个5
[+ ]反馈
QQ：2881677436 复制
