CY2DP1504
1 ： 4 LVPECL扇出缓冲器
带有可选的时钟输入
特点
■
■
■
■
■
■
■
■
■
功能说明
该CY2DP1504是一款超低噪声，低偏移，
低传播延迟1 ： 4 LVPECL扇出缓冲器有针对性地
满足高速时钟分配的要求
应用程序。该CY2DP1504可以在两个独立的选择
使用IN_SEL引脚LVPECL输入时钟对。该
同步时钟使能功能可确保无干扰的输出
在启用和禁用时间过渡。该装置具有一
被优化，实现全差分内部构架
高达的工作频率低附加抖动和低偏移
1.5 GHz的。
选择两个低压正射极耦合逻辑1
（ LVPECL ）输入对分配到四个LVPECL输出对
30ps的最大输出至输出偏斜
480 - ps的最大传播延迟
0.15 - ps的最大附加RMS在156.25 MHz的相位抖动
（12千赫至20兆赫的偏移）
高达1.5GHz的操作
同步时钟使能功能
20引脚超薄紧缩小型封装（ TSSOP ）
2.5 V或3.3 V工作电压
[1]
商用和工业温度范围
逻辑框图
V
DD
V
SS
IN0
IN0#
IN1
IN1#
IN_SEL
100k
Q0
Q0#
Q1
Q1#
Q2
Q2#
Q3
Q3#
V
DD
100k
Q
D
CLK_EN
记
1.输入交流耦合电容所需要的电压转换应用。
赛普拉斯半导体公司
文件编号： 001-56215修订版* F
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年1月10日
[+ ]反馈
CY2DP1504
目录
引脚分配................................................. ............................. 3
绝对最大额定值............................................ 4
工作条件................................................ 4 .......
DC电气规格............................................ 5
AC电气规格............................................ 6
订购信息................................................ ...... 10
订购代码定义........................................... 10
包装尺寸................................................ ........ 11
与缩略语................................................. ....................... 12
文档约定................................................ 12
文档历史记录页............................................... .. 13
销售，解决方案和法律信息...................... 14
全球销售和设计支持....................... 14
产品................................................. ................... 14
的PSoC解决方案................................................ ......... 14
文件编号： 001-56215修订版* F
第14页2
[+ ]反馈
CY2DP1504
引脚配置
图1.引脚图 - 20引脚TSSOP封装
V
SS
CLK_EN
IN_SEL
IN0
IN0#
IN1
IN1#
NC
NC
V
DD
1
2
3
4
5
6
7
8
9
10
CY2DP1504
20
19
18
17
16
15
14
13
12
11
Q0
Q0#
V
DD
Q1
Q1#
Q2
Q2#
V
DD
Q3
Q3#
表1.引脚定义
PIN号
1
2
引脚名称
V
SS
CLK_EN
输入
PIN TYPE
动力
地
同步时钟使能。低电压的互补金属氧化物
半导体（ LVCMOS ） /低压晶体管 - 晶体管逻辑（ LVTTL ） 。
当CLK_EN =低， Q（ 0 ： 3 ）输出保持低电平， Q（ 0 ： 3 ） ＃输出
持有高
输入时钟选择引脚。 LVCMOS / LVTTL ;
当IN_SEL =低时， IN0 / IN0 ＃差分输入对活跃
当IN_SEL =高时， IN1 / IN1 ＃差分输入对活跃
LVPECL输入时钟。主动当IN_SEL =低
LVPECL互补的输入时钟。主动当IN_SEL =低
LVPECL输入时钟。主动当IN_SEL =高
LVPECL互补的输入时钟。主动当IN_SEL =高
无连接
动力
产量
产量
电源
LVPECL互补输出时钟
LVPECL输出时钟
描述
3
IN_SEL
输入
4
5
6
7
8,9
10,13,18
11,14,16,19
12,15,17,20
IN0
IN0#
IN1
IN1#
NC
V
DD
Q(0:3)#
Q(0:3)
输入
输入
输入
输入
文件编号： 001-56215修订版* F
第14页3
[+ ]反馈
CY2DP1504
绝对最大额定值
参数
V
DD
V
IN[2]
V
OUT[2]
T
S
ESD
HBM
L
U
UL–94
MSL
电源电压
输入电压，相到V
SS
直流输出或I / O电压，相对于V
SS
储存温度
静电放电（ ESD）保护
（人体模型）
闭锁
可燃性等级
湿度敏感度等级
在1/8
描述
条件
无功能
无功能
无功能
非功能性
JEDEC STD 22 - A114 -B
民
–0.5
–0.5
–0.5
–55
2000
最大
4.6
较小的4.0
或V
DD
+ 0.4
较小的4.0
或V
DD
+ 0.4
单位
V
V
V
°C
V
150
–
达到或超过JEDEC规格
JESD78B IC闭锁测试
V-0
3
工作条件
参数
V
DD
T
A
t
PU
电源电压
工作环境温度
电源斜坡时间
描述
条件
2.5 V电源
3.3 V电源
广告
产业
电时间为V
DD
到达
最小额定电压（电源
坡道必须是单调） 。
民
2.375
3.135
0
–40
0.05
最大
2.625
3.465
70
85
500
单位
V
V
°C
°C
ms
记
2.任何I / O引脚上的电压不能超过上电时的电源引脚。电源排序不是必需的。
文件编号： 001-56215修订版* F
第14页4
[+ ]反馈
CY2DP1504
DC电气规格
(V
DD
= 3.3V ±5％或2.5 V ±5％ ;牛逼
A
= 0 ° C至70 ° C（商业）或-40 ° C至85°C （工业级） ）
参数
I
DD
V
IH1
V
IL1
V
IH2
V
IL2
V
IH3
V
IL3
V
ID[3]
V
ICM
I
IH
I
IL
V
OH
V
OL
R
P
C
IN
描述
工作电源电流
输入高电压， LVPECL输入时钟
IN0和IN0 ＃ ， IN1和IN1 ＃
输入低电压， LVPECL输入时钟
IN0和IN0 ＃ ， IN1和IN1 ＃
输入高电压， CLK_EN ， IN_SEL
输入低电压， CLK_EN ， IN_SEL
输入高电压， CLK_EN ， IN_SEL
输入低电压， CLK_EN ， IN_SEL
输入差分幅度
输入共模电压
输入大电流，所有输入
低输入电流，所有输入
LVPECL输出高电压
LVPECL输出低电压
内部上拉/下拉电阻，
LVCMOS逻辑输入
输入电容
V
DD
= 3.3 V
V
DD
= 3.3 V
V
DD
= 2.5 V
V
DD
= 2.5 V
SEE
图2
第7页
SEE
图2
第7页
输入= V
DD[4]
输入= V
SS[4]
终止50
Ω
到V
DD
– 2.0
[5]
终止50
Ω
到V
DD
– 2.0
[5]
CLK_EN有上拉只
IN_SEL有下拉只
测量在10 MHz ;每个引脚
条件
所有LVPECL输出浮动（内部I
DD
)
民
–
–
–0.3
2.0
–0.3
1.7
–0.3
0.4
0.5
–
–150
最大
61
V
DD
+ 0.3
–
V
DD
+ 0.3
0.8
V
DD
+ 0.3
0.7
1.0
V
DD
– 0.2
150
–
单位
mA
V
V
V
V
V
V
V
V
μA
μA
V
V
kΩ
pF
V
DD
– 1.20 V
DD
– 0.70
V
DD
– 2.0 V
DD
– 1.63
60
–
140
3
笔记
3. V
ID
最低400 mV的要求，以满足所有输出AC电气规格。该设备的功能与V
ID
最小值大于200毫伏。
4.正电流流入输入管脚，负电流流出输入引脚。
5.参考
科幻gure 3
第7页。
文件编号： 001-56215修订版* F
第14页5
[+ ]反馈
QQ：2880707522 复制
