CY2DP1502
1 ： 2的LVPECL扇出缓冲器
特点
■
■
■
■
■
■
■
■
功能说明
该CY2DP1502是一款超低噪声，低偏移，
低传播延迟1 ： 2的LVPECL扇出缓冲器有针对性地
满足高速时钟分配的要求
应用程序。该装置具有一个全差分内部
被优化，以达到低附加抖动架构和
低歪斜以高达1.5GHz的工作频率。
一个低电压正射极耦合逻辑（ LVPECL ）输入
对分配至两个LVPECL输出对
20 ps的最大输出至输出偏斜
480 - ps的最大传播延迟
0.15 - ps的最大附加RMS在156.25 MHz的相位抖动
（12千赫至20兆赫的偏移）
高达1.5GHz的操作
8引脚小外形集成电路（ SOIC ）或8引脚超薄紧缩
小外形封装（ TSSOP ）封装
2.5 V或3.3 V工作电压
[1]
商用和工业温度范围
逻辑框图
V
DD
V
DD
V
SS
IN
IN＃
Q0
Q0#
Q1
Q1#
记
1.输入交流耦合电容所需要的电压转换应用。
赛普拉斯半导体公司
文件编号： 001-56308修订版* G
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年4月19日
CY2DP1502
目录
功能................................................. ............................
功能说明................................................ .....
逻辑框图............................................... .........
目录................................................. ...........................
引脚分配................................................. .............................
绝对最大额定值............................................
工作条件................................................ .......
DC电气规格............................................
AC电气规格............................................
订购信息................................................ ........
订购代码定义.............................................
1
1
1
2
3
3
3
4
5
8
8
封装尺寸................................................ ........ 9
与缩略语................................................. ....................... 11
文档约定................................................ 11
文档历史记录页............................................... .. 12
销售，解决方案和法律信息...................... 13
全球销售和设计支持....................... 13
产品................................................. ................... 13
的PSoC解决方案................................................ ......... 13
文件编号： 001-56308修订版* G
分页： 13 2
CY2DP1502
引脚配置
图1.引脚图 - 8引脚SOIC和8引脚TSSOP封装
CY2DP1502
Q0
Q0#
Q1
Q1#
1
2
3
4
8
7
6
5
V
DD
IN
IN＃
V
SS
表1.引脚定义
引脚数
1,3
2,4
5
6
7
8
引脚名称
Q(0:1)
Q(0:1)#
V
SS
IN＃
IN
V
DD
PIN TYPE
产量
产量
动力
输入
输入
动力
LVPECL输出时钟
LVPECL互补输出时钟
地
LVPECL互补的输入时钟
LVPECL输入时钟
电源
描述
绝对最大额定值
参数
V
DD
V
IN[2]
V
OUT[2]
T
S
ESD
HBM
L
U
UL–94
MSL
电源电压
输入电压，相到V
SS
直流输出或I / O电压，相对于V
SS
储存温度
静电放电（ ESD）保护
（人体模型）
闭锁
可燃性等级
湿度敏感度等级
在1/8
描述
条件
无功能
无功能
无功能
无功能
JEDEC STD 22 - A114 -B
民
–0.5
–0.5
–0.5
–55
2000
最大
4.6
较小的4.0
或V
DD
+ 0.4
较小的4.0
或V
DD
+ 0.4
单位
V
V
V
°C
V
150
–
达到或超过JEDEC规格
JESD78B IC闭锁测试
V-0
3
工作条件
参数
V
DD
T
A
t
PU
电源电压
工作环境温度
电源斜坡时间
描述
条件
2.5 V电源
3.3 V电源
广告
产业
电时间为V
DD
到达
最小额定电压（电源
坡道必须是单调） 。
民
2.375
3.135
0
–40
0.05
最大
2.625
3.465
70
85
500
单位
V
V
°C
°C
ms
记
2.任何I / O引脚上的电压不能超过上电时的电源引脚。电源排序不是必需的。
文件编号： 001-56308修订版* G
第13 3
CY2DP1502
DC电气规格
(V
DD
= 3.3V ±5％或2.5 V ±5％ ;牛逼
A
= 0 ° C至70 ° C（商业）或-40 ° C至85°C （工业级） ）
参数
I
DD
V
IH
V
IL
V
ID[3]
V
ICM
I
IH
I
IL
V
OH
V
OL
C
IN
描述
工作电源电流
输入高电压， LVPECL输入
IN和IN＃
输入低电压， LVPECL输入
IN和IN＃
输入差分幅度
输入共模电压
输入大电流， LVPECL输入
IN和IN＃
低输入电流， LVPECL输入
IN和IN＃
LVPECL输出高电压
LVPECL输出低电压
输入电容
SEE
图2
第6页
SEE
图2
第6页
INPUT =
V
DD[4]
条件
所有LVPECL输出浮动（内部I
DD
)
民
–
–
–0.3
0.4
0.5
–
–150
最大
45
V
DD
+ 0.3
–
1.0
V
DD
– 0.2
150
–
单位
mA
V
V
V
V
A
A
V
V
pF
输入= V
SS[4]
终止50
到V
DD
– 2.0
[5]
终止50
到V
DD
– 2.0
[5]
测量在10 MHz ;每个引脚
V
DD
– 1.20 V
DD
– 0.70
V
DD
– 2.0 V
DD
– 1.63
–
3
笔记
3. V
ID
最低400 mV的要求，以满足所有输出AC电气规格。该设备的功能与V
ID
最小值大于200毫伏。
4.正电流流入输入管脚，负电流流出输入引脚。
5.参考
科幻gure 3
第6页。
文件编号： 001-56308修订版* G
第13 4
CY2DP1502
AC电气规格
(V
DD
= 3.3V ±5％或2.5 V ±5％ ;牛逼
A
= 0 ° C至70 ° C（商业）或-40 ° C至85°C （工业级） ）
参数
F
IN
F
OUT
V
PP
描述
输入频率
输出频率
F
OUT
= F
IN
LVPECL的差分输出电压
FOUT = DC至150 MHz的
峰值到峰值，单端。终止
50
到V
DD
– 2.0
[6]
FOUT = >150 MHz到1.5 GHz的
传播延迟输入对输出输入的上升/下降时间< 1.5纳秒
对
（20％至80％）
输出占空比
输出至输出扭曲
设备到设备的输出偏移
占空比为50％时的输入
频率范围高达1 GHz的
任何输出到任何输出端，用
在DUT相同的负载条件
任何输出之间的任何输出
两个或多个设备。设备
必须具有相同的输入和
具有相同的输出负载。
偏移= 1千赫
偏移量= 10千赫
偏移= 100千赫
偏移= 1兆赫
偏移量= 10 MHz的
偏移量= 20 MHz的
t
JIT
[10]
条件
民
DC
DC
600
400
–
48
–
–
典型值
–
–
–
–
–
–
–
–
最大
1.5
1.5
–
–
480
52
20
150
单位
GHz的
GHz的
mV
mV
ps
%
ps
ps
t
PD[7]
t
ODC[8]
t
SK1[9]
t
SK1 D [ 9]
PN
添加
添加剂RMS相位噪声
156.25 MHz输入
上升/下降时间< 150 ps的（20 ％80％ ）
V
ID
> 400毫伏
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–120
–130
–135
–145
–153
–155
0.15
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
dBc的/赫兹
ps
添加剂RMS相位抖动（随机）
156.25兆赫， 12 kHz至20 MHz的
抵消;输入上升/下降时间< 150 PS
（20％至80％），
V
ID
> 400毫伏
占空比为50％时的输入，
20 ％80 ％的如火如荼
(V
OL
到V
OH
)
输入上升/下降时间< 1.5纳秒
（20％至80％）
t
R
, t
F[11]
输出上升/下降时间
–
–
250
ps
笔记
6.请参阅
科幻gure 3
第6页。
7.请参阅
图4
第6页。
8.请参阅
图5
第6页。
9.请参阅
图6
第7页。
10.请参阅
图7
第7页。
11.请参阅
图8
第7页。
文件编号： 001-56308修订版* G
第13个5
QQ：2881677436 复制
