CY29948
2.5 V或3.3 V ， 200 - MHz的，
1:12时钟分配缓冲器
2.5 V或3.3 V ， 200兆赫， 1点12分时钟分配缓冲区
特点
■
■
■
■
■
■
■
■
■
■
■
描述
该CY29948是一款低电压200 MHz的时钟分配缓冲区
同的能力以选择差分LVPECL或
LVCMOS / LVTTL兼容的输入时钟。这两个时钟源
可以用来提供一种用于测试时钟以及主
系统时钟。所有其他的控制输入是LVCMOS / LVTTL
兼容。 12个输出LVCMOS或LVTTL兼容
可驱动50
串联或并联终止传输
线。串联端接传输线路，每路输出都
驱动一个或两个迹线给出了装置的一个有效的扇出
1:24 。经由三态输出也可以是三态
输入TS ＃ 。低输出至输出歪曲率使CY29948的
嵌套的时钟树中最为理想的时钟分配缓冲区
苛刻的同步系统。
该CY29948还提供了一个同步输出使能输入
用于允许或禁止输出时钟。由于该输入
内部同步于输入时钟，电势输出
毛刺或欠幅脉冲产生被淘汰。
2.5 V或3.3 V工作电压
200 - MHz时钟支持
LVPECL或LVCMOS / LVTTL时钟输入
LVCMOS- / LVTTL兼容的输入
12时钟输出：驱动多达24时钟线
同步输出使能
输出三态控制
150 ps的典型输出至输出扭曲
引脚与MPC948 ， MPC948L ， MPC9448兼容
可在商用和工业温度范围
32引脚TQFP封装
框图
VDD
PECL_CLK
PECL_CLK ＃
TCLK
TCLK_SEL
SYNC_OE
TS ＃
0
1
VDDC
12
Q0-Q11
引脚配置
Q0
VDDC
Q2
VDDC
27
26
VSS
Q1
VSS
Q3
25
24
23
22
21
20
19
18
17
32
31
30
TCLK_SEL
TCLK
PECL_CLK
PECL_CLK ＃
SYNC_OE
TS ＃
VDD
VSS
1
2
3
4
5
6
7
8
29
28
CY29948
9
10
11
12
13
14
15
16
VSS
Q4
VDDC
Q5
VSS
Q6
VDDC
Q7
VSS
Q9
VDDC
Q10
VDDC
Q8
VSS
Q11
赛普拉斯半导体公司
文件编号： 38-07288牧师* E
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年5月2日
[+ ]反馈
CY29948
引脚说明
[1]
针
3
4
2
9, 11, 13, 15,
17, 19, 21, 23,
25, 27, 29, 31
1
5
6
10, 14, 18, 22,
26, 30
7
8, 12, 16, 20,
24, 28, 32
名字
PECL_CLK
PECL_CLK ＃
TCLK
Q(11:0)
PWR
–
–
–
VDDC
I / O
我， PU
PECL输入时钟
我， PD
PECL输入时钟
我， PU
外部参考/测试时钟输入
O
时钟输出
描述
TCLK_SEL
SYNC_OE
TS ＃
VDDC
VDD
VSS
–
–
–
–
–
–
我， PU
时钟选择输入。
当低， PECL时钟选择。当高
TCLK被选中。
我， PU
输出使能输入。
当置为高电平时，输出被激活。
当设置低输出处于低状态被禁用。
我， PU
三态控制输入。
当低电平时，输出缓冲器
为三态。当设定高时，输出缓冲器被激活。
–
–
–
2.5 V或3.3 V电源的输出时钟缓冲器
2.5 V或3.3 V电源供电
共同点
输出使能/禁用
该CY29948设有一个控制输入端，以使能或禁止输出。该数据被锁存输入时钟的下降沿。当
SYNC_OE为低电平时，输出为低电平状态禁用。当SYNC_OE设为高电平时，输出使能，如图
in
图1 。
图1. SYNC_OE时序图
TCLK
SYNC_OE
Q
记
1， PD =内部下拉， PU =内部上拉电阻。
文件编号： 38-07288牧师* E
第10 2
[+ ]反馈
CY29948
最大额定值
[2]
最大输入电压相对于V
SS
............. V
SS
– 0.3 V
最大输入电压相对于V
DD
............. V
DD
+ 0.3 V
存储温度............................... -65 ° C至+ 150°C
工作温度............................... -40 ° C至+85°C
最高ESD保护............................................... 2千伏
最大供电............................................... 5.5 V
最大输入电流............................................. ± 20毫安
该器件包含电路，以保护输入对
损坏，由于高静电压或电场;不过，
应采取预防措施，以避免施加任何电压的
大于最大额定电压至该电路更高。为了正确
操作时， V
in
和V
OUT
应被约束的范围内
V
SS
＆ LT ; （V
in
或V
OUT
） ＆ LT ; V
DD
未使用的输入必须始终连接到一个适当的逻辑
电压电平（或V
SS
或V
DD
).
DC参数
V
DD
= V
DDC
= 3.3V ±10％或2.5 V ±5％，在规定的温度范围。
参数
V
IL
描述
输入低电压
条件
V
DD
= 3.3 V ， PECL_CLK单端
V
DD
= 2.5 V ， PECL_CLK单端
所有其它输入
V
IH
输入高电压
V
DD
= 3.3 V ， PECL_CLK单端
V
DD
= 2.5 V ， PECL_CLK单端
所有其它输入
I
IL
I
IH
V
PP
V
CMR
V
OL
V
OH
I
DDQ
I
DD
输入低电平电流
[3]
输入高电流
[3]
峰 - 峰值输入电压
PECL_CLK
共模范围
[4]
PECL_CLK
输出低电压
[5]
输出高电压
[5]
静态电源电流
动态电源电流
V
DD
= 3.3 V ，输出@ 100 MHz时，
C
L
= 30 pF的
V
DD
= 3.3 V ，输出@ 160 MHz时，
C
L
= 30 pF的
V
DD
= 2.5 V ，输出@ 100 MHz时，
C
L
= 30 pF的
V
DD
= 2.5 V ，输出@ 160 MHz时，
C
L
= 30 pF的
Z
OUT
C
in
输出阻抗
输入电容
V
DD
= 3.3 V
V
DD
= 2.5 V
V
DD
= 3.3 V
V
DD
= 2.5 V
I
OL
= 20毫安
I
OH
= -20毫安，V
DD
= 3.3 V
I
OH
= -20毫安，V
DD
= 2.5 V
民
1.49
1.10
V
SS
2.135
1.75
2.0
–
–
300
V
DD
– 2.0
V
DD
– 1.2
–
2.5
1.8
–
–
–
–
–
12
14
–
典型值
–
–
–
–
–
–
–
–
–
–
–
–
–
–
5
180
270
125
190
15
18
4
最大
1.825
1.45
0.8
2.42
2.0
V
DD
–100
100
1000
V
DD
– 0.6
V
DD
– 0.6
0.4
–
–
7
–
–
–
–
18
22
–
pF
mA
mA
V
V
mV
V
A
V
单位
V
笔记
2.
多个电源：
对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
3.输入有上拉/下拉电阻的影响输入电流。
4. V
CMR
从差分输入信号的最正侧的差。当“高”输入是V内获得正常操作
CMR
范围
和输入在于在V内
PP
特定连接的阳离子。
5.驾驶串联或并联终止50
（或50
到V
DD
/ 2）的传输线。
文件编号： 38-07288牧师* E
第10 3
[+ ]反馈
CY29948
AC参数
[6]
V
DD
= V
DDC
= 3.3 V± 10 ％或2.5 V± 5 ％ ，超过规定的工作范围。
参数
F
最大
T
pd
描述
输入频率
[7]
PECL_CLK到Q延迟
[7]
TCLK到Q延迟
[7]
PECL_CLK到Q延迟
[7]
TCLK到Q延迟
F
OUTDC
t
PZL
, t
PZH
t
PLZ
, t
PHZ
T
SKEW
T
歪斜（页）
T
s
T
h
T
r
/T
f
[7]
条件
V
DD
= 3.3 V
V
DD
= 2.5 V
V
DD
= 3.3 V
V
DD
= 2.5 V
测量V
DD
/2
民
–
–
4.0
4.4
6.0
6.4
45
2
2
–
典型值
–
–
–
–
–
–
–
–
–
150
–
–
–
–
–
–
–
–
最大
200
170
8.0
8.9
10.0
10.9
55
10
10
250
1.5
2.0
–
–
–
–
1.0
1.3
单位
兆赫
ns
输出占空比
[7, 8, 9]
输出使能时间（所有输出）
输出禁止时间（所有输出）
输出至输出扭曲
[7, 9]
部分到部分斜
[10]
建立时间
[7, 11]
保持时间
[7, 11]
输出时钟的上升/下降时间
[9]
%
ns
ns
ps
ns
ns
ns
ns
PECL_CLK到Q
TCLK到Q
SYNC_OE到PECL_CLK
SYNC_OE到TCLK
PECL_CLK到SYNC_OE
TCLK到SYNC_OE
0.8 V至2.0 V ，V
DD
= 3.3 V
0.6 V至1.8 V ，V
DD
= 2.5 V
–
–
1.0
0.0
0.0
1.0
0.20
0.20
对于V图2. LVCMOS_CLK CY29948测试参考
CC
= 3.3 V和V
CC
= 2.5 V
CY29948 DUT
脉冲
发电机
Z = 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
VTT
VTT
笔记
6.参数由设计和特性保证。不是100 ％生产测试。与负载输出指定的所有参数。
7.输出驱动50Ω的传输线。
8. 50％的输入的占空比。
9.见
图2
和
图3第5页。
10.第一部分到第二部分斜交在给定的温度和电压。
11.建立和保持时间是相对于输入时钟的下降沿。
文件编号： 38-07288牧师* E
第10 4
[+ ]反馈
CY29948
对于V图3. PECL_CLK CY29948测试参考
CC
= 3.3 V和V
CC
= 2.5 V
ZO = 50欧姆
迪FF erential
脉冲
发电机
Z = 50欧姆
CY29948 DUT
ZO = 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
R
T
= 50欧姆
VTT
VTT
图4.传输延迟（T
PD
）测试参考
PEC L_C LK
PEC L_C LK
V
PP
V
CMR
VCC
Q
V C C / 2
t
PD
GND
图5. LVCMOS传播延迟（T
PD
）测试参考
LVCMOS_CLK
VCC
VCC / 2
GND
VCC
Q
VCC / 2
t
PD
GND
图6.输出占空比（F
OUTDC
)
VCC
t
P
T0
DC = TP / T0 ×100％
VCC / 2
GND
文件编号： 38-07288牧师* E
第10个5
[+ ]反馈
CY29948
2.5V或3.3V ， 200 MHz时，时钟1:12
分布BUFFER
特点
2.5V或3.3V操作
200 - MHz时钟支持
LVPECL或LVCMOS / LVTTL时钟输入
LVCMOS- / LVTTL兼容的输入
12个时钟输出：驱动多达24时钟线
同步输出使能
输出三态控制
150 ps的典型输出至输出扭曲
引脚与MPC948 ， MPC948L ， MPC9448兼容
提供商业和工业温度范围
32引脚TQFP封装
描述
该CY29948是一款低电压200 MHz的时钟分配
缓冲的能力，选择差分LVPECL
或LVCMOS / LVTTL兼容的输入时钟。两个时钟
源可以用于提供一个测试时钟，以及
主系统时钟。所有其他控制输入
LVCMOS / LVTTL兼容。 12个输出LVCMOS或
LVTTL兼容，可驱动50Ω串联或并联termi-
经过NAT传输线。串联端接传输
线，每个输出可驱动一个或两个的痕迹让设备
1:24一个有效的扇出。的输出也可以是
经由三态输入的TS ＃ 3态。低
输出到输出歪斜使CY29948理想时钟
嵌套的时钟树中的最缓冲区分配
苛刻的同步系统。
该CY29948还提供了一个同步输出使能
输入用于允许或禁止输出时钟。由于这
输入在内部同步于输入时钟，潜在
输出毛刺或欠幅脉冲产生被淘汰。
框图
VDD
PECL_CLK
PECL_CLK ＃
TCLK
TCLK_SEL
SYNC_OE
TS ＃
0
1
VDDC
引脚配置
Q0
VDDC
Q2
VDDC
27
26
VSS
Q1
VSS
Q3
25
24
23
22
21
20
19
18
17
32
31
30
12
Q0-Q11
TCLK_SEL
TCLK
PECL_CLK
PECL_CLK ＃
SYNC_OE
TS ＃
VDD
VSS
1
2
3
4
5
6
7
8
29
28
CY29948
9
10
11
12
13
14
15
16
VSS
Q4
VDDC
Q5
VSS
Q6
VDDC
Q7
VSS
Q9
赛普拉斯半导体公司
文件编号： 38-07288牧师* C
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年2月16日
[+ ]反馈
VDDC
Q10
VDDC
Q8
VSS
Q11
CY29948
最大额定值
[2]
最大输入电压相对于V
SS
: ............ V
SS
– 0.3V
最大输入电压相对于V
DD
: ............. V
DD
+ 0.3V
存储温度： ................................ -65° C至+ 150°C
工作温度： ................................ -40 ° C至+ 85°C
最高的ESD保护： .............................................. 2千伏
最大电源： .............................................. ..5.5V
最大输入电流： ± ............................................ 20毫安
该器件包含电路，以保护输入对
损坏，由于高静电压或电场;不过，
应采取预防措施，以避免应用程序的任何
电压大于最大额定电压至该电路更高。
为了正常工作，V
in
和V
OUT
应限制到
范围：
V
SS
＆ LT ; （V
in
或V
OUT
） ＆ LT ; V
DD
未使用的输入必须始终连接到一个适当的逻辑
电压电平（或V
SS
或V
DD
).
DC参数
V
DD
= V
DDC
= 3.3V ± 10％或2.5V ±5％，在规定的温度范围。
参数
V
IL
描述
输入低电压
条件
V
DD
= 3.3V ， PECL_CLK单端
V
DD
= 2.5V ， PECL_CLK单端
所有其它输入
V
IH
输入高电压
V
DD
= 3.3V ， PECL_CLK单端
V
DD
= 2.5V ， PECL_CLK单端
所有其它输入
I
IL
I
IH
V
PP
V
CMR
V
OL
V
OH
I
DDQ
I
DD
输入低电平电流
[3]
输入高电流
[3]
峰 - 峰值输入电压
PECL_CLK
共模范围
[4]
PECL_CLK
输出低电压
[5]
输出高电压
[5]
静态电源
当前
动态供应
当前
V
DD
= 3.3V ，输出@ 100 MHz时，
CL = 30 pF的
V
DD
= 3.3V ，输出@ 160 MHz时，
CL = 30 pF的
V
DD
= 2.5V ，输出@ 100 MHz时，
CL = 30 pF的
V
DD
= 2.5V ，输出@ 160 MHz时，
CL = 30 pF的
ZOUT
C
in
输出阻抗
输入电容
V
DD
= 3.3V
V
DD
= 2.5V
V
DD
= 3.3V
V
DD
= 2.5V
I
OL
= 20毫安
I
OH
= -20毫安，V
DD
= 3.3V
I
OH
= -20毫安，V
DD
= 2.5V
2.5
1.8
–
–
–
–
–
12
14
–
分钟。
1.49
1.10
V
SS
2.135
1.75
2.0
–
–
300
V
DD
– 2.0
V
DD
– 1.2
典型值。
–
–
–
–
–
–
–
–
–
–
–
–
–
–
5
180
270
125
190
15
18
4
马克斯。
1.825
1.45
0.8
2.42
2.0
V
DD
–100
100
1000
V
DD
– 0.6
V
DD
– 0.6
0.4
–
–
7
–
–
–
–
18
22
–
pF
mA
mA
V
V
mV
V
A
V
单位
V
注意事项：
2.
多个电源：
对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
3.输入有上拉/下拉电阻的影响输入电流。
4. V
CMR
从差分输入信号的最正侧的差。当“高”输入是V内获得正常操作
CMR
范围
和输入在于在V内
PP
特定连接的阳离子。
5.驾驶串联或并联端接50Ω （或50Ω到V
DD
/ 2）的传输线。
文件编号： 38-07288牧师* C
第3页8
[+ ]反馈
CY29948
AC参数
[6]
V
DD
= V
DDC
= 3.3V ± 10％或2.5V ±5％，在规定的工作范围。
参数
FMAX
tPD的
描述
输入频率
[7]
PECL_CLK到Q延迟
[7]
TCLK到Q延迟
[7]
PECL_CLK到Q延迟
[7]
TCLK到Q延迟
[7]
FoutDC
tpZL ， tpZH
tpLZ ， tpHZ
TSKEW
Tskew （页）
Ts
Th
TR / TF
输出占空比
[7, 8, 9]
输出使能时间（所有输出）
输出禁止时间（所有输出）
输出至输出扭曲
[7, 9]
部分到部分斜
[11]
建立时间
[7, 10]
保持时间
[7, 10]
输出时钟的上升/下降时间
[9]
PECL_CLK到Q
TCLK到Q
SYNC_OE到PECL_CLK
SYNC_OE到TCLK
PECL_CLK到SYNC_OE
TCLK到SYNC_OE
0.8V至2.0V ，V
DD
= 3.3V
0.6V至1.8V ，V
DD
= 2.5V
测量V
DD
/2
V
DD
= 2.5V
V
DD
= 3.3V
V
DD
= 2.5V
V
DD
= 3.3V
4.0
4.4
6.0
6.4
45
2
2
–
–
–
1.0
0.0
0.0
1.0
0.20
0.20
条件
分钟。
典型值。
–
–
–
–
–
–
–
–
–
150
–
–
–
–
–
–
–
–
马克斯。
200
170
8.0
8.9
10.0
10.9
55
10
10
250
1.5
2.0
–
–
–
–
1.0
1.3
ns
ns
ns
%
ns
ns
ps
ns
ns
单位
兆赫
CY29948 DUT
脉冲
发电机
Z = 50欧姆
ZO = 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
R
T
= 50欧姆
VTT
VTT
对于V图2. LVCMOS_CLK CY29948测试参考
CC
= 3.3V和V
CC
= 2.5V
ZO = 50欧姆
迪FF erential
脉冲
发电机
Z = 50欧姆
CY29948 DUT
ZO = 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
R
T
= 50欧姆
VTT
VTT
对于V图3. PECL_CLK CY29948测试参考
CC
= 3.3V和V
CC
= 2.5V
注意事项：
6.参数由设计和特性保证。不是100 ％生产测试。与负载输出指定的所有参数。
7.输出驱动50Ω的传输线。
8. 50％的输入的占空比。
9.见
图2和图3 。
10.建立和保持时间是相对于输入时钟的下降沿
11.部件到部件歪斜在给定的温度和电压。
文件编号： 38-07288牧师* C
第4页8
[+ ]反馈
CY29948
PEC L_C LK
PEC L_C LK
V
PP
V
CMR
VCC
Q
V C C / 2
t
PD
GND
图4.传输延迟（ TPD ）测试参考
LVCMOS_CLK
VCC
VCC / 2
GND
VCC
Q
VCC / 2
t
PD
GND
图5. LVCMOS传播延迟（ TPD ）测试参考
VCC
VCC / 2
t
P
T0
DC = TP / T0 ×100％
GND
图6.输出占空比（ FoutDC ）
VCC
VCC / 2
GND
VCC
VCC / 2
GND
t
SK(0)
图7.输出至输出偏斜TSK （ 0 ）
文件编号： 38-07288牧师* C
第5页8
[+ ]反馈
48
CY29948
2.5V或3.3V ， 200MHz的， 1:12时钟分配缓冲器
特点
2.5V或3.3V操作
200 - MHz时钟支持
LVPECL或LVCMOS / LVTTL时钟输入
LVCMOS- / LVTTL兼容的输入
12时钟输出：驱动多达24时钟线
同步输出使能
输出三态控制
250 ps的最大值。输出至输出扭曲
引脚与MPC948 ， MPC948L ， MPC9448兼容
可在商用和工业温度范围
32引脚TQFP封装
描述
该CY29948是一款低电压200 MHz的时钟分配缓冲的
呃与能力，选择差分LVPECL或
一个LVCMOS / LVTTL兼容的输入时钟。两个时钟
源可以用于提供一个测试时钟，以及
主系统时钟。所有其他控制输入LVC-
MOS / LVTTL兼容。 12个输出LVCMOS或LVT-
TL兼容，可驱动50Ω串联或并联终止
传输线。串联端接传输线，
每个输出可驱动一个或两个痕迹给装置的
1:24有效的扇出。的输出也可以是三态
通过三态输入TS ＃ 。低输出至输出歪曲率
使CY29948的理想时钟分配缓冲区嵌套
时钟树中的最苛刻的同步系统。
该CY29948还提供了一个同步输出使能IN-
把用于启用或禁用该输出时钟。由于该输入
在内部同步于输入时钟，电势输出
毛刺或欠幅脉冲产生被淘汰。
框图
VDD
PECL_CLK
PECL_CLK ＃
TCLK
TCLK_SEL
SYNC_OE
TS ＃
0
1
VDDC
引脚配置
Q0
VDDC
VDDC
26
VSS
VSS
Q2
28
27
Q1
Q3
25
24
23
22
21
20
19
18
17
32
31
30
12
Q0-Q11
TCLK_SEL
TCLK
PECL_CLK
PECL_CLK ＃
SYNC_OE
TS ＃
VDD
VSS
1
2
3
4
5
6
7
8
29
CY29948
10
11
12
13
14
15
16
9
VSS
Q4
VDDC
Q5
VSS
Q6
VDDC
Q7
Q11
VDDC
Q10
VSS
Q9
VDDC
赛普拉斯半导体公司
文件编号： 38-07288牧师* B
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年12月22日
VSS
Q8
CY29948
引脚说明
[1]
针
3
4
2
9, 11, 13, 15,
17, 19, 21, 23,
25, 27, 29, 31
1
5
6
10, 14, 18, 22,
26, 30
7
8, 12, 16, 20,
24, 28, 32
名字
PECL_CLK
PECL_CLK ＃
TCLK
Q(11:0)
VDDC
PWR
I / O
我， PU
我， PD
我， PU
O
PECL输入时钟
PECL输入时钟
外部参考/测试时钟输入
时钟输出
描述
TCLK_SEL
SYNC_OE
TS ＃
VDDC
VDD
VSS
我， PU
我， PU
我， PU
时钟选择输入。
当低， PECL时钟选择时
高TCLK被选中。
输出使能输入。
当置为高电平时，输出启用
而当设置低的输出处于低状态时禁用。
三态控制输入。
当低电平时，输出缓冲器
为三态。当设定高时，输出缓冲器被激活。
2.5V或3.3V电源的输出时钟缓冲器
2.5V或3.3V电源
共同点
注意：
1， PD =内部下拉， PU =内部上拉
输出使能/禁用
该CY29948设有一个控制输入端，以使能或禁止
输出。该数据被锁存，输入的下降沿
时钟。当SYNC_OE为低电平时，输出显示
体健处于低状态。当SYNC_OE设为高电平时，输出
看跌期权被启用，如图
图1 。
TCLK
SYNC_OE
Q
图1. SYNC_OE时序图
文件编号： 38-07288牧师* B
第2 7
CY29948
最大额定值
[2]
最大输入电压相对于V
SS
: ............. V
SS
– 0.3V
最大输入电压相对于V
DD
:............. V
DD
+ 0.3V
存储温度： ................................ -65° C至+ 150°C
工作温度： ................................ -40 ° C至+ 85°C
最高的ESD保护............................................... 2千伏
最大电源： .............................................. ..5.5V
最大输入电流： ± ............................................ 20毫安
该器件包含电路，以保护输入对
损坏，由于高静电压或电场;不过，
应采取预防措施，以避免应用程序的任何电压的
年龄大于最大额定电压至该电路更高。为
正确的操作，V
in
和V
OUT
应限制到
范围：
V
SS
＆ LT ; （V
in
或V
OUT
） ＆ LT ; V
DD
未使用的输入必须始终连接到一个适当的逻辑电压
年龄层次（或V
SS
或V
DD
).
DC参数：
V
DD
= V
DDC
= 3.3V ± 10％或2.5V ±5％，在规定温度范围
参数
V
IL
描述
输入低电压
条件
V
DD
= 3.3V ， PECL_CLK单端
V
DD
= 2.5V ， PECL_CLK单端
所有其它输入
V
IH
输入高电压
V
DD
= 3.3V ， PECL_CLK单端
V
DD
= 2.5V ， PECL_CLK单端
所有其它输入
I
IL
I
IH
V
PP
V
CMR
V
OL
V
OH
I
DDQ
I
DD
输入低电平电流
[3]
分钟。
1.49
1.10
V
SS
2.135
1.75
2.0
典型值。
马克斯。
1.825
1.45
0.8
2.42
2.0
V
DD
–100
100
单位
V
V
A
mV
V
V
V
输入高电流
[3]
峰 - 峰值输入电压
PECL_CLK
共模范围
[4]
PECL_CLK
输出低电压
[5]
输出高电压
[5]
静态电源
当前
动态供应
当前
V
DD
= 3.3V ，输出@ 100 MHz时，
CL = 30 pF的
V
DD
= 3.3V ，输出@ 160 MHz时，
CL = 30 pF的
V
DD
= 2.5V ，输出@ 100 MHz时，
CL = 30 pF的
V
DD
= 2.5V ，输出@ 160 MHz时，
CL = 30 pF的
V
DD
= 3.3V
V
DD
= 2.5V
I
OL
= 20毫安
I
OH
= -20毫安，V
DD
= 3.3V
I
OH
= -20毫安，V
DD
= 2.5V
2.5
1.8
5
180
270
125
190
12
14
15
18
4
300
V
DD
– 2.0
V
DD
– 1.2
1000
V
DD
– 0.6
V
DD
– 0.6
0.4
7
mA
mA
ZOUT
C
in
输出阻抗
输入电容
V
DD
= 3.3V
V
DD
= 2.5V
18
22
pF
注意事项：
2.
多个电源：
对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
3.输入有上拉/下拉电阻的影响输入电流。
4. V
CMR
从差分输入信号的最正侧的差。当“高”输入是V内获得正常操作
CMR
范围和输入在于内伏
PP
特定连接的阳离子。
5.驾驶串联或并联端接50Ω （或50Ω到V
DD
/ 2）的传输线。
文件编号： 38-07288牧师* B
第3页7
CY29948
AC参数
[6]
:
V
DD
= V
DDC
= 3.3V ±10 ％或2.5V ± 5 ％ ，在规定的工作范围
参数
FMAX
tPD的
描述
输入频率
[7]
PECL_CLK到Q延迟
[7]
TCLK到Q延迟
[7]
条件
V
DD
= 3.3V
V
DD
= 2.5V
V
DD
= 3.3V
V
DD
= 2.5V
测量V
DD
/2
分钟。
典型值。
马克斯。
200
170
单位
兆赫
ns
4.0
4.4
6.0
6.4
45
2
2
150
8.0
8.9
10.0
10.9
55
10
10
250
1.5
2.0
PECL_CLK到Q延迟
[7]
TCLK到Q延迟
[7]
FoutDC
tpZL ， tpZH
tpLZ ， tpHZ
TSKEW
Tskew （页）
Ts
Th
TR / TF
输出占空比
[7, 8, 9]
输出使能时间（所有输出）
输出禁止时间（所有输出）
输出至输出扭曲
[7, 9]
部分到部分斜
[11]
建立时间
[7, 10]
保持时间
[7, 10]
输出时钟的上升/下降时间
[9]
%
ns
ns
ps
ns
ns
ns
PECL_CLK到Q
TCLK到Q
SYNC_OE到PECL_CLK
SYNC_OE到TCLK
PECL_CLK到SYNC_OE
TCLK到SYNC_OE
0.8V至2.0V ，V
DD
= 3.3V
0.6V至1.8V ，V
DD
= 2.5V
1.0
0.0
0.0
1.0
0.20
0.20
1.0
1.3
ns
注意事项：
6.参数由设计和特性保证。不是100 ％生产测试。与负载输出指定的所有参数。
7.输出驱动50Ω的传输线。
8. 50％的输入的占空比。
9.见
图2和图3 。
10.建立和保持时间是相对于输入时钟的下降沿
11.部件到部件歪斜在给定的温度和电压。
CY29948 DUT
脉冲
发电机
Z = 50欧姆
ZO = 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
R
T
= 50欧姆
VTT
VTT
对于V图2. LVCMOS_CLK CY29948测试参考
CC
= 3.3V和V
CC
= 2.5V
ZO = 50欧姆
迪FF erential
脉冲
发电机
Z = 50欧姆
CY29948 DUT
ZO = 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
R
T
= 50欧姆
VTT
VTT
对于V图3. PECL_CLK CY29948测试参考
CC
= 3.3V和V
CC
= 2.5V
文件编号： 38-07288牧师* B
第4 7
CY29948
PECL_CLK
PECL_CLK
V
PP
V
CMR
VCC
Q
VCC / 2
t
PD
GND
图4.传输延迟（ TPD ）测试参考
LVCMOS_CLK
VCC
VCC / 2
GND
VCC
Q
VCC / 2
t
PD
GND
图5. LVCMOS传播延迟（ TPD ）测试参考
VCC
VCC / 2
t
P
T0
GND
DC = TP / T0 ×100％
图6.输出占空比（ FoutDC ）
VCC
VCC / 2
GND
VCC
VCC / 2
t
SK(0)
图7.输出至输出偏斜TSK （ 0 ）
GND
文件编号： 38-07288牧师* B
第5页第7
QQ：2880707522 复制
