CY29940
2.5V或3.3V ， 200MHz的， 1:18时钟分配缓冲器
特点
200 - MHz时钟支持
LVPECL或LVCMOS / LVTTL时钟输入
LVCMOS / LVTTL兼容输入
18时钟输出：驱动多达36时钟线
60 ps的典型输出至输出扭曲
双或单电源供电：
- 3.3V核心和3.3V输出
- 3.3V核心和2.5V输出
- 2.5V核心和2.5V输出
引脚与MPC940L ， MPC9109兼容
可在商用和工业温度
32引脚LQFP封装
描述
该CY29940是一款低电压200 MHz的时钟分配缓冲的
呃与能力，选择差分LVPECL或
一个LVCMOS / LVTTL兼容的输入时钟。两个时钟
源可以用于提供一个测试时钟，以及
主系统时钟。所有其他控制输入LVC-
MOS / LVTTL兼容。十八输出为2.5V或
3.3V LVCMOS / LVTTL兼容，可驱动50Ω串联或
并行端接的传输线。串联端接
输电线路，每路输出可驱动一个或两个痕迹
给该装置的1点36的有效的扇出。低输出
放至输出时滞使CY29940理想时钟distri-
嵌套的时钟树中的最苛刻的bution缓冲
同步系统。
框图
VDD
PECL_CLK
PECL_CLK ＃
TCLK
TCLK_SEL
0
1
VDDC
引脚配置
VDDC
VSS
25
Q0
Q1
Q2
Q3
28
Q4
27
Q5
26
32
31
30
29
18
Q0-Q17
VSS
VSS
TCLK
TCLK_SEL
PECL_CLK
PECL_CLK ＃
VDD
VDDC
1
2
3
4
5
6
7
8
CY29940
10
11
12
13
14
15
16
9
24
23
22
21
20
19
18
17
Q6
Q7
Q8
VDD
Q9
Q10
Q11
VSS
VSS
引脚说明
[1]
针
5
6
3
9, 10, 11, 13, 14,
15, 18, 19, 20, 22,
23, 24, 26, 27, 28,
30, 31, 32
4
8, 16, 29
7, 21
1, 2, 12, 17, 25
名字
PECL_CLK
PECL_CLK ＃
TCLK
Q(17:0)
VDDC
PWR
I / O
我， PU
我， PD
我， PD
O
PECL输入时钟
PECL输入时钟
外部参考/测试时钟输入
时钟输出
描述
TCLK_SEL
VDDC
VDD
VSS
我， PD
时钟选择输入。当低， PECL时钟选择高时，
TCLK被选中。
3.3V或2.5V电源的输出时钟缓冲器
3.3V或2.5V电源
共同点
注意：
1， PD =内部下拉， PU =内部上拉
赛普拉斯半导体公司
文件编号： 38-07283牧师* C
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年4月4日
[+ ]反馈
VDDC
Q17
Q16
Q15
Q14
Q13
Q12
CY29940
最大额定值
[2]
最大输入电压相对于V
SS
: ............ V
SS
– 0.3V
最大输入电压相对于V
DD
: ............. V
DD
+ 0.3V
存储温度： ................................ -65° C至+ 150°C
工作温度： ................................ -40 ° C至+ 85°C
最高ESD保护............................................... 2千伏
最大电源： .............................................. ..5.5V
最大输入电流： ± ............................................ 20毫安
该器件包含电路，以保护输入对
损坏，由于高静电压或电场;不过，
应采取预防措施，以避免应用程序的任何电压的
年龄大于最大额定电压至该电路更高。为
正确的操作，V
in
和V
OUT
应限制到
范围：
V
SS
＆ LT ; （V
in
或V
OUT
） ＆ LT ; V
DD
未使用的输入必须始终连接到一个适当的逻辑电压
年龄层次（或V
SS
或V
DD
).
DC参数
[2]
:
V
DD
= 3.3V ±5％或2.5V ±5 ％以下，V
DDC
= 3.3V ±5％或2.5V ±5％ ，T
A
= -40 ° C至+ 85°C
参数
V
IL
V
IH
I
IL
I
IH
V
PP
描述
输入低电压
输入高电压
输入低电平电流
[3]
输入高电流
[3]
峰 - 峰值输入
电压
PECL_CLK
共模范围
[4]
PECL_CLK
输出低电压
[5, 6, 7]
输出高电压
[5, 6, 7]
静态电源
当前
动态供应
当前
V
DD
= 3.3V ，输出@ 150 MHz时，
CL = 15 pF的
V
DD
= 3.3V ，输出@ 200 MHz时，
CL = 15 pF的
V
DD
= 2.5V ，输出@ 150 MHz时，
CL = 15 pF的
V
DD
= 2.5V ，输出@ 200 MHz时，
CL = 15 pF的
Z
OUT
C
in
输出阻抗
输入电容
V
DD
= 3.3V
V
DD
= 2.5V
V
DD
= 3.3V
V
DD
= 2.5V
I
OL
= 20毫安
I
OH
= -20毫安，V
DDC
= 3.3V
I
OH
= -20毫安，V
DDC
= 2.5V
I
DDQ
I
DD
500
条件
分钟。
V
SS
2.0
典型值。
–
–
–
–
–
马克斯。
0.8
V
DD
–200
200
1000
单元。
V
V
A
A
mV
V
CMR
V
OL
V
OH
V
DD
– 1.4
V
DD
– 1.0
–
2.4
1.8
–
–
–
–
–
8
10
–
–
–
–
–
–
5
285
335
200
240
12
15
4
V
DD
– 0.6
V
DD
– 0.6
0.5
–
–
7
–
–
–
–
16
20
–
V
V
V
V
V
mA
mA
pF
注意事项：
2.
多个电源：
对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
3.输入有上拉/下拉电阻的影响输入电流。
4. VCMR是从差分输入信号的最正侧的差。当“高”输入是VCMR内获得正常操作
范围和输入在于将VPP规范内。驱动串联或并联终止50Ω （或50Ω至VDD / 2 ）的传输线
5.输出驱动50Ω的传输线。
6.请参阅
图1
&2.
7. 50％的输入的占空比。
文件编号： 38-07283牧师* C
第2 7
[+ ]反馈
CY29940
AC参数
[8]
:
V
DD
= 3.3V ±5％或2.5V ±5 ％以下，V
DDC
= 3.3V ±5％或2.5V ±5％ ，T
A
= -40 ° C至+ 85°C
参数
F
最大
t
PD
描述
输入频率
PECL_CLK到Q延迟
< / = 150 MHz的
[5, 6, 11]
条件
–
V
DD
= 3.3V
85°C
V
DD
= 3.3V
70°C
V
DD
= 2.5V
85°C
V
DD
= 2.5V
70°C
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
分钟。
–
2.0
2.1
1.9
2.0
2.5
2.6
2.5
2.6
1.9
2.0
1.8
1.8
2.5
2.5
2.3
2.3
–
–
–
–
–
–
–
–
–
–
–
0.3
0.3
典型值。
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
60
–
–
–
–
–
–
–
–
马克斯。
200
3.2
3.4
3.1
3.2
5.2
5
5
5
3
3.2
2.9
3.1
4
4
3.8
3.8
10
55
60
150
200
1.4
2.2
1.2
1.7
850
750
1.1
1.2
单元。
兆赫
ns
t
PD
LVCMOS到Q延迟
< / = 150 MHz的
[5, 6, 11]
V
DD
= 3.3V
85°C
V
DD
= 3.3V
70°C
V
DD
= 2.5V
85°C
V
DD
= 2.5V
70°C
ns
t
J
FoutDC
T
SKEW
T
SKEW
(pp)
T
SKEW
(pp)
T
SKEW
(pp)
t
R
/t
F
总抖动
输出占空比
[5, 6, 7]
输出至输出扭曲
[5, 6]
部分到部分斜
[9]
部分到第
SKEW
[9]
V
DD
= 3.3V @ 150MHz的
FCLK < 134兆赫
FCLK > 134兆赫
V
DD
= 3.3V
V
DD
= 2.5V
PECL ，V
DDC
= 3.3V
PECL ，V
DDC
= 2.5V
TCLK ，V
DDC
= 3.3V
TCLK ，V
DDC
= 2.5V
PECL_CLK
TCLK
ps
%
ps
ns
ns
ps
ns
部分部分歪斜
[10]
输出时钟的上升/下降时间
[5, 6]
0.7V至2.0V ，
V
DDC
= 3.3V
0.5V至1.8V ，
V
DDC
= 2.5V
注意事项：
8.参数由设计和特性保证。不是100 ％生产测试。与负载输出指定的所有参数。
9.在整个温度和电压范围，包括输出偏斜。
10.对于一个特定的温度和电压，包括输出偏移
11.参数测试@ 150兆赫。
文件编号： 38-07283牧师* C
第3页7
[+ ]反馈
CY29940
CY29940 DUT
脉冲
发电机
Z = 50欧姆
ZO = 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
R
T
= 50欧姆
VTT
VTT
对于V图1. LVCMOS_CLK CY29940测试参考
CC
= 3.3V和V
CC
= 2.5V
ZO = 50欧姆
迪FF erential
脉冲
发电机
Z = 50欧姆
CY29940 DUT
ZO = 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
R
T
= 50欧姆
VTT
VTT
对于V图2. PECL_CLK CY29940测试参考
CC
= 3.3V和V
CC
= 2.5V
PECL_CLK
PECL_CLK
V
PP
V
CMR
VCC
VCC / 2
t
P
VCC
GND
Q
VCC / 2
T0
DC = TP / T0 ×100％
图5.输出占空比（ FoutDC ）
t
PD
GND
图3.传输延迟（ TPD ）测试参考
LVCMOS_CLK
VCC
VCC
VCC / 2
GND
VCC
VCC / 2
GND
VCC
VCC / 2
Q
VCC / 2
t
PD
GND
t
SK(0)
图6.输出至输出偏斜TSK （ 0 ）
GND
图4. LVCMOS传播延迟（ TPD ）测试
参考
文件编号： 38-07283牧师* C
第4 7
[+ ]反馈
CY29940
2.5 V或3.3 V ， 200 - MHz的，
1:18时钟分配缓冲器
2.5 V或3.3 V ， 200 - MHz的1:18时钟分配缓冲器
特点
■
■
■
■
■
■
描述
该CY29940是一款低电压200 MHz的时钟分配缓冲区
同的能力以选择差分LVPECL或
LVCMOS / LVTTL兼容的输入时钟。这两个时钟源
可以用来提供一种用于测试时钟以及主
系统时钟。所有其他的控制输入是LVCMOS / LVTTL
兼容。十八输出为2.5 V或3.3 V
LVCMOS / LVTTL兼容，可驱动50
串联或并联
端接的传输线。串联端接
输电线路，每路输出可驱动一个或两个的痕迹让
该装置的1点36的有效的扇出。低输出至输出
歪斜使CY29940的理想时钟分配缓冲区
嵌套的时钟树中的最苛刻的同步
系统。
200 - MHz时钟支持
LVPECL或LVCMOS / LVTTL时钟输入
LVCMOS / LVTTL兼容输入
18时钟输出：驱动多达36时钟线
60 ps的典型输出至输出扭曲
双或单电源供电：
3.3 V核心和3.3 V输出
3.3 V核心和2.5 V输出
2.5 V核心和2.5 V输出
引脚MPC940L ， MPC9109兼容
可在商用和工业温度
32引脚LQFP封装
■
■
■
框图
VDD
PECL_CLK
PECL_CLK ＃
TCLK
TCLK_SEL
0
1
VDDC
18
Q0-Q17
引脚配置
VDDC
VSS
25
Q0
Q1
Q2
Q3
28
Q4
27
Q5
26
32
31
30
29
VSS
VSS
TCLK
TCLK_SEL
PECL_CLK
PECL_CLK ＃
VDD
VDDC
1
2
3
4
5
6
7
8
CY29940
10
11
12
13
14
15
16
9
24
23
22
21
20
19
18
17
Q6
Q7
Q8
VDD
Q9
Q10
Q11
VSS
VSS
VDDC
Q17
Q16
Q15
Q14
Q13
Q12
赛普拉斯半导体公司
文件编号： 38-07283牧师* E
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年5月11日
[+ ]反馈
CY29940
最大额定值
[2]
最大输入电压相对于V
SS
............. V
SS
– 0.3 V
最大输入电压相对于V
DD
............. V
DD
+ 0.3 V
存储温度-65 ................................
C
+150
C
工作温度-40 ...............................
C
+85
C
最大的ESD保护.............................................. 2 KV
最大供电............................................... 5.5 V
最大输入电流............................................. ± 20毫安
该器件包含电路，以保护输入对
损坏，由于高静电压或电场;不过，
应采取预防措施，以避免施加任何电压的
大于最大额定电压至该电路更高。为了正确
操作时， V
in
和V
OUT
应被约束的范围内
V
SS
＆ LT ; （V
in
或V
OUT
） ＆ LT ; V
DD
未使用的输入必须始终连接到一个适当的逻辑
电压电平（或V
SS
或V
DD
).
DC参数
[2]
V
DD
= 3.3V ±5％或2.5 V ±5 ％以下，V
DDC
= 3.3V ±5％或2.5 V ±5％ ，T
A
= –40
C
+85
C
参数
V
IL
V
IH
I
IL
I
IH
V
PP
V
CMR
V
OL
V
OH
I
DDQ
I
DD
描述
输入低电压
输入高电压
输入低电平电流
[3]
输入高电流
[3]
峰 - 峰值输入电压
PECL_CLK
共模范围
[4]
PECL_CLK
输出低电压
[5, 6, 7]
输出高电压
[5, 6, 7]
静态电源电流
动态电源电流
V
DD
= 3.3 V ，输出@ 150 MHz时，
CL = 15 pF的
V
DD
= 3.3 V ，输出@ 200 MHz时，
CL = 15 pF的
V
DD
= 2.5 V ，输出@ 150 MHz时，
CL = 15 pF的
V
DD
= 2.5 V ，输出@ 200 MHz时，
CL = 15 pF的
Z
OUT
C
in
输出阻抗
输入电容
V
DD
= 3.3 V
V
DD
= 2.5 V
V
DD
= 3.3 V
V
DD
= 2.5 V
I
OL
= 20毫安
I
OH
= -20毫安，V
DDC
= 3.3 V
I
OH
= -20毫安，V
DDC
= 2.5 V
条件
民
V
SS
2.0
–
–
500
V
DD
– 1.4
V
DD
– 1.0
–
2.4
1.8
–
–
–
–
–
8
10
–
典型值
–
–
–
–
–
–
–
–
–
–
5
285
335
200
240
12
15
4
最大
0.8
V
DD
–200
200
1000
V
DD
– 0.6
V
DD
– 0.6
0.5
–
–
7
–
–
–
–
16
20
–
pF
单位
V
V
A
A
mV
V
V
V
V
V
mA
mA
笔记
2.
多个电源：
对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
3.输入有上拉/下拉电阻的影响输入电流。
4. VCMR是从差分输入信号的最正侧的差。当“高”输入是VCMR范围内获得正常操作
和输入在于将VPP规范内。驱动串联或并联终止50
（或50
到V
DD
/ 2）传输线
5.输出驱动50
transmission
线。
6.请参阅
图1中第5页
和
图2第5页。
7. 50％的输入的占空比。
文件编号： 38-07283牧师* E
第10 3
[+ ]反馈
CY29940
AC参数
[8]
V
DD
= 3.3V ±5％或2.5 V ±5 ％以下，V
DDC
= 3.3V ±5％或2.5 V ±5％ ，T
A
= –40
C
+85
C
参数
F
最大
t
PD
描述
输入频率
PECL_CLK到Q延迟
[9, 10, 11]
150 MHz的V
DD
= 3.3 V, 85
C
V
DD
= 3.3 V, 70
C
V
DD
= 2.5 V, 85
C
V
DD
= 2.5 V, 70
C
t
PD
LVCMOS到Q延迟
[9, 10, 11]
150兆赫
V
DD
= 3.3 V, 85
C
V
DD
= 3.3 V, 70
C
V
DD
= 2.5 V, 85
C
V
DD
= 2.5 V, 70
C
t
J
FoutDC
T
SKEW
T
SKEW
(pp)
T
SKEW
(pp)
T
SKEW
(pp)
t
R
/t
F
总抖动
输出占空比
周期
[9, 10, 12]
SKEW
[9, 10]
V
DD
= 3.3 V @ 150 MHz的
FCLK < 134兆赫
FCLK > 134兆赫
输出至输出
V
DD
= 3.3 V
V
DD
= 2.5 V
部分到部分斜
[13]
部分到部分斜
[13]
一部分一部分
SKEW
[14]
PECL ，V
DDC
= 3.3 V
PECL ，V
DDC
= 2.5 V
TCLK ，V
DDC
= 3.3 V
TCLK ，V
DDC
= 2.5 V
PECL_CLK
TCLK
输出时钟的上升/下降时间
[9, 10]
0.7 V至2.0 V ，V
DDC
= 3.3 V
0.5 V至1.8 V ，V
DDC
= 2.5 V
条件
–
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
民
–
2.0
2.1
1.9
2.0
2.5
2.6
2.5
2.6
1.9
2.0
1.8
1.8
2.5
2.5
2.3
2.3
–
–
–
–
–
–
–
–
–
–
–
0.3
0.3
典型值
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
60
–
–
–
–
–
–
–
–
–
最大
200
3.2
3.4
3.1
3.2
5.2
5
5
5
3
3.2
2.9
3.1
4
4
3.8
3.8
10
55
60
150
200
1.4
2.2
1.2
1.7
850
750
1.1
1.2
ns
ps
ns
ns
ps
ps
%
ns
单位
兆赫
ns
笔记
8.参数由设计和特性保证。不是100 ％生产测试。与负载输出指定的所有参数。
9.输出驱动50
transmission
线。
10.见
图1中第5页
和
图2第5页。
11.参数测试@ 150兆赫。
12. 50％的输入的占空比。
13.在整个温度和电压范围，包括输出偏斜。
14.对于一个特定的温度和电压，包括输出偏斜。
文件编号： 38-07283牧师* E
第10 4
[+ ]反馈
CY29940
对于V图1. LVCMOS_CLK CY29940测试参考
CC
= 3.3 V和V
CC
= 2.5 V
CY29940 DUT
脉冲
发电机
Z = 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
VTT
VTT
对于V图2. PECL_CLK CY29940测试参考
CC
= 3.3 V和V
CC
= 2.5 V
ZO = 50欧姆
迪FF erential
脉冲
发电机
Z = 50欧姆
CY29940 DUT
ZO = 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
R
T
= 50欧姆
VTT
VTT
图3.传输延迟（ TPD ）测试参考
PECL_CLK
PECL_CLK
V
PP
V
CMR
VCC
Q
VCC / 2
t
PD
GND
图4. LVCMOS传播延迟（ TPD ）测试参考
VCC
VCC / 2
GND
VCC
LVCMOS_CLK
Q
VCC / 2
t
PD
GND
文件编号： 38-07283牧师* E
第10个5
[+ ]反馈
QQ：2881677436 复制
