CY29940-1
2.5V或3.3V ， 200MHz的
1:18时钟分配缓冲器
特点
200 - MHz时钟支持
LVPECL或LVCMOS / LVTTL时钟输入
LVCMOS / LVTTL兼容的输入
18时钟输出：驱动多达36时钟线
150 ps的最大值。输出至输出扭曲
23Ω输出阻抗
双或单电源供电：
- 3.3V核心和3.3V输出
- 3.3V核心和2.5V输出
- 2.5V核心和2.5V输出
与MPC940L引脚兼容， MPC9109
可在商用和工业温度
范围
32引脚TQFP封装
描述
该CY29940-1是低电压的200 MHz的时钟分配
缓冲的能力，选择差分LVPECL-
或LVCMOS / LVTTL兼容的输入时钟。两个时钟
源可以用于提供一个测试时钟，以及
主系统时钟。所有其他控制输入
LVCMOS / LVTTL兼容。十八输出为2.5V
或3.3V LVCMOS / LVTTL兼容，可驱动50Ω系列
或并联端接的传输线。串联端接
输电线路，每路输出可驱动一个或两个痕迹
给该装置的1点36的有效的扇出。低
输出到输出歪斜使CY29940-1理想时钟
嵌套的时钟树中的最缓冲区分配
苛刻的同步系统。
框图
引脚配置
VDDC
VDD
PECL_CLK
PECL_CLK ＃
TCLK
TCLK_SEL
0
1
VDDC
VSS
1
2
3
4
5
6
7
8
9
10 11 12 13 14 15 16
32 31 30 29 28 27 26 25
24
23
22
Q6
Q7
Q8
VDD
Q9
Q10
Q11
VSS
18
VSS
Q0-Q17
TCLK
TCLK_SEL
PECL_CLK
PECL_CLK ＃
VDD
VDDC
CY29940-1
VSS
21
20
19
18
17
VDDC
Q0
Q1
Q2
Q3
Q4
Q13
Q17
Q16
Q15
Q14
赛普拉斯半导体公司
文件编号： 38-07487牧师**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年1月28日
VSS
Q12
Q5
CY29940-1
绝对最大条件
最大输入电压相对于V
SS
: ............ V
SS
– 0.3V
最大输入电压相对于V
DD
: ............. V
DD
+ 0.3V
存储温度： ................................- 65 ° C至+ 150°C
工作温度： ................................ -40 ° C至+ 85°C
最高ESD保护............................................... 2千伏
最大电源： .............................................. ..5.5V
最大输入电流： ± ............................................ 20毫安
该器件包含电路，以保护输入对
损坏，由于高静电压或电场;不过，
应采取预防措施，以避免应用程序的任何
电压大于最大额定电压至该电路更高。
为了正常工作，V
in
和V
OUT
应限制到
范围：
V
SS
＆ LT ; （V
in
或V
OUT
） ＆ LT ; V
DD
未使用的输入必须始终连接到一个适当的逻辑
电压电平（或V
SS
或V
DD
).
DC电气规格：
V
DD
= 3.3V ±5％或2.5V ±5 ％以下，V
DDC
= 3.3V ±5％或2.5V ± 5％的
参数
V
IL
V
IH
I
IL
I
IH
V
PP
V
CMR
V
OL
V
OH
I
DDQ
I
DD
描述
输入低电压
输入高电压
输入低电平电流
[2]
输入高电流
[2]
峰 - 峰值输入电压
PECL_CLK
共模范围
[3]
PECL_CLK
输出低电压
[4,5,6]
输出高电压
[4,5,6]
静态电源电流
动态电源电流
V
DD
= 3.3V ，输出@
150兆赫， CL = 10 pF的
V
DD
= 3.3V ，输出@
200兆赫， CL = 10 pF的
V
DD
= 2.5V ，输出@
150兆赫， CL = 10 pF的
V
DD
= 2.5V ，输出@
200兆赫， CL = 10 pF的
Z
OUT
C
in
输出阻抗
输入电容
18
V
DD
= 3.3V
V
DD
= 2.5V
I
OL
能力= 20 mA ，V
DDC
= 3.3V
I
OL
= 16 mA时， V
DDC
= 2.5V
I
OH
= -20毫安，V
DDC
= 3.3V
I
OH
= -16毫安，V
DDC
= 2.5V
2.4
1.8
5
285
335
200
240
23
4
28
pF
7
mA
mA
V
500
V
DD
– 1.4
V
DD
– 1.0
条件
分钟。
V
SS
2.0
典型值。
马克斯。
0.8
V
DD
–200
200
1000
V
DD
– 0.6
V
DD
– 0.6
0.5
V
单位
V
V
A
A
mV
V
注意事项：
2.输入有上拉/下拉电阻的影响输入电流。
3. VCMR是从差分输入信号的最正侧的差。当“高”输入是VCMR内获得正常操作
范围和输入在于将VPP规范内。驱动串联或并联终止50Ω （或50Ω至VDD / 2 ）的传输线。
4.输出驱动50Ω的传输线。
5.请参阅
图1
和
图2中。
6. 50％的输入的占空比。
文件编号： 38-07487牧师**
第3页7
CY29940-1
AC电气规格
(V
DD
= 3.3V ±5％或2.5V ±5 ％以下，V
DDC
= 3.3V ±5％或2.5V ±5％）
[7]
参数
F
最大
T
PD
描述
输入频率
PECL_CLK到Q延迟
< / = 150 MHz的
[4,5,10]
条件
LVCMOS输入
LVPECL输入
V
DD
= 3.3V
V
DD
= 2.5V
V
DD
= 3.3V
V
DD
= 2.5V
FCLK < 134兆赫
FCLK > 134兆赫
分钟。
典型值。
马克斯。
200
180
单位
兆赫
ns
2.0
2.6
1.8
2.3
45
40
4.0
5.2
3.4
4.0
55
60
150
LVCMOS到Q延迟
[4,5,10]
< / = 150 MHz的
FoutDC
T
SKEW
T
SKEW
(pp)
T
SKEW
(pp)
T
SKEW
(pp)
t
R
/t
F
输出占空比
[4,5,6]
输出至输出扭曲
部分到第
SKEW
[8]
[4,5]
%
ps
ns
ns
ps
ns
PECL ，V
DDC
= 3.3V
PECL ，V
DDC
= 2.5V
TCLK ，V
DDC
= 3.3V
TCLK ，V
DDC
= 2.5V
PECL_CLK
TCLK
0.7V至2.0V ，
V
DDC
= 3.3V
0.5V至1.8V ，
V
DDC
= 2.5V
1.4
2.2
1.2
1.7
850
750
0.3
0.3
1.1
1.3
部分到部分斜
[8]
部分部分歪斜
[9]
输出时钟的上升/下降时间
[4,5]
CY29940-1 DUT
脉冲
发电机
Z = 50欧姆
ZO = 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
R
T
= 50欧姆
VTT
VTT
对于V图1. LVCMOS_CLK CY29940-1测试参考
CC
= 3.3V和V
CC
= 2.5V
ZO = 50欧姆
迪FF erential
脉冲
发电机
Z = 50欧姆
CY29940-1 DUT
ZO = 50欧姆
ZO = 50欧姆
R
T
= 50欧姆
R
T
= 50欧姆
VTT
VTT
对于V图2. PECL_CLK CY29940-1测试参考
CC
= 3.3V和V
CC
= 2.5V
注意事项：
7.参数由设计和特性保证。不是100 ％生产测试。与负载输出指定的所有参数。
8.在整个温度和电压范围，包括输出偏斜。
9.对于特定的温度和电压，包括输出偏斜。
10.参数测试@ 150兆赫。
文件编号： 38-07487牧师**
第4 7
QQ：2880707522 复制
