CY29658
2.5V或3.3V 200 MHz的10路输出零延迟缓冲器
特点
输出频率范围： 50 MHz至200 MHz的
输入频率范围： 50 MHz至200 MHz的
2.5V或3.3V操作
十大时钟输出：驱动多达20个时钟线
一个反馈输出
LVPECL参考时钟输入
150 ps的最大输出输出扭曲
锁相环（PLL）的旁路模式
意识到传播
输出使能/禁用
与MPC9658和MPC958引脚兼容
工业温度范围： -40 ° C至+ 85°C
32引脚1.0毫米TQFP封装
描述
该CY29658是一款低电压高性能的200 MHz的
基于PLL的设计用于高速时钟的零延迟缓冲器
分发应用。该CY29658设有一个LVPECL
参考时钟输入，并提供10个输出端加一
反馈输出。由两个或四个每VCO输出分
VCO_SEL
环境
（见
功能
表）。
每
LVCMOS兼容输出可驱动50Ω串联或
并行端接的传输线。对于串联端接
输电线路，每路输出可驱动一个或两个痕迹
给装置1:20的有效扇出。
PLL被确保稳定因为VCO的构成为
在200兆赫到500兆赫运行。这允许一个宽范围
从50兆赫至200兆赫的输出频率。对于正常
操作时，外部反馈输入， FB_IN ，被连接到
所述反馈输出， Fb_out分别。内部VCO的运行速度
由反馈设置的输入参考时钟的整数倍
分频器（见
频率表） 。
当PLL_EN为低时， PLL被旁路和参考
时钟直接提供输出分频器。这个模式是完全静态的
和最小的输入时钟频率指定不
适用。当BYPASS ＃置为低电平， PLL和输出分频器
绕过导致1:11 LVPECL LVCMOS到高
性能扇出缓冲器。对于正常的PLL操作，无论是
PLL_EN和BYPASS ＃设置为高。
框图
引脚配置
VCO_SEL
Fb_out分别
VDDQ
VDD
27
VSS
32
31
30
29
28
26
PECL_C
LK
PEC
L_CLK ＃
FB_IN
相
探测器
VC
O
200-480M
LPF
VC _SEL
O
BYPASS ＃
M E ＃
R / O
PLL_EN
/2
/2
25
FB_O
UT
Q
(0:8)
Q
9
AVDD
F B _IN
BYPASS ＃
P LL_E
M R / O ＃
P权证L_C LK
P权证L_C LK ＃
A V SS
1
2
3
4
5
6
7
8
VSS
Q0
Q1
29658
24
23
22
21
20
19
18
17
Q2
VDDQ
Q3
VSS
Q4
VDDQ
Q5
VSS
9
10
11
12
13
14
Q7
15
VDDQ
Q9
Q8
VDDQ
VSS
赛普拉斯半导体公司
文件编号： 38-07478牧师**
3901北一街
圣荷西
,
CA 95134
VSS
408-943-2600
修订后的2003年5月14日
Q6
16
CY29658
引脚说明
[1]
针
6
7
名字
PECL_CLK
PECL_CLK ＃
I / O
我， PU
我， PU
O
TYPE
LVPECL
LVPECL
LVCMOS
描述
LVPECL参考时钟输入。
LVPECL参考时钟输入。
上拉至VDD / 2 。
时钟输出。
10, 12, 14,
Q(9:0)
16, 18, 20,
22, 24, 26, 28
30
2
Fb_out分别
FB_IN
O
我， PU
LVCMOS
LVCMOS
反馈时钟输出。
连接到FB_IN正常运行。
反馈时钟输入。
连接到Fb_out分别为正常运行。这
输入应该在相同的电压轨作为输入参考时钟。看
表1中。
输出使能/禁止输入。
SEE
表2中。
PLL使能/禁止输入。
SEE
表2中。
PLL输出分频旁路选择输入。
SEE
表2中。
VCO分频器选择输入。
SEE
表2中。
2.5V或3.3V电源的输出时钟。
[2,3]
2.5V或3.3V PLL电源。
[2,3]
2.5V或3.3V电源的核心和投入。
[2,3]
模拟地。
共同点。
5
4
3
32
11, 15, 19,
23, 31
1
27
8
MR / OE ＃
PLL_EN
BYPASS ＃
VCO_SEL
VDDQ
AVDD
VDD
AVSS
我， PD
我， PU
我， PU
我， PU
供应
供应
供应
供应
供应
LVCMOS
LVCMOS
LVCMOS
LVCMOS
VDD
VDD
VDD
地
地
9 ， 13 ， 17 ， 21 ， VSS
25, 29
表1.频率表
反馈输出分频器
÷2
÷4
表2.功能表
控制
VCO_SEL
PLL_EN
BYPASS ＃
默认
1
1
1
VCO
输入时钟* 2
输入时钟* 4
输入频率范围
（ AVDD = 3.3V ）
100兆赫到200兆赫
50兆赫至125兆赫
输入频率范围
（ AVDD = 2.5V ）
100兆赫到200兆赫
50兆赫至100兆赫
0
VCO
÷
1
1
VCO
÷
2
旁路模式下， PLL禁用。输入使能PLL 。压控振荡器的输出连接到
时钟114连接到输出分频器
输出分频器
旁路模式下， PLL和输出
分频器绕过。输入时钟
连接到输出端。
输出启用
选择输出分频器
MR / OE ＃
0
输出禁用（三态） ，在运行VCO
它的最小频率
注意事项：
1. PU =内部上拉， PD =内部上拉下来。
2.一个0.1μF的旁路电容应放置在尽可能靠近每个电源正极引脚（ <0.2 “）。如果这些旁路电容不能靠近引脚的
高频滤波特性将通过迹线的引线电感被取消。
3. AVDD和VDD端子必须连接到电源电平为至少低于VDDQ电源引脚相等或更高。
文件编号： 38-07478牧师**
第2 7
CY29658
绝对最大条件
参数
V
DD
V
DD
V
IN
V
OUT
V
TT
LU
R
PS
T
S
T
A
T
J
JC
JA
ESD
H
FIT
描述
直流电源电压
直流工作电压
直流输入电压
直流输出电压
输出端接电压
闭锁抗扰度
电源的纹波
温度，贮藏
温度，工作环境
温度，结
耗散，结到外壳
耗散，结到环境
ESD保护（人体模型）
故障时间
生产测试
实用
纹波频率< 100千赫
非官能
实用
实用
实用
实用
2000
10
–65
–40
200
150
+150
+85
150
42
105
实用
相对于V
SS
相对于V
SS
条件
分钟。
–0.3
2.375
-0.3
–0.3
马克斯。
5.5
3.465
V
DD
+ 0.3
V
DD
+ 0.3
V
DD
÷
2
单位
V
V
V
V
V
mA
MVP -P
°C
°C
°C
° C / W
° C / W
V
PPM
DC电气规格
(V
DD
= 2.5V ±5％ ，T
A
= -40 ° C至+ 85°C ）
参数
V
IL
V
IH
V
PP
V
CMR
V
OL
V
OH
I
IL
I
IH
I
DDA
I
DDQ
I
DD
C
IN
Z
OUT
描述
输入电压，低
输入电压，高
峰峰值输入电压
共模范围
[4]
输出电压，低
[5]
输出电压，
高
[5]
输入电流，低
[6]
输入电流，高
[6]
PLL电源电流
静态电源电流
动态电源电流
输入引脚电容
输出阻抗
条件
LVCMOS
LVCMOS
LVPECL
LVPECL
I
OL
= 15毫安
I
OH
= -15毫安
V
IL
= V
SS
V
IL
= V
DD
只有AVDD
所有VDD引脚除外AVDD
输出装@ 100 MHz的
分钟。
–
1.7
250
1.0
–
1.8
–
–
–
–
–
–
14
典型值。
–
–
–
–
–
–
–
–
–
–
245
4
18
马克斯。
0.7
V
DD
+ 0.3
1000
V
DD
– 0.6
0.6
–
–100
100
7
4
–
–
22
单位
V
V
mV
V
V
V
A
A
mA
mA
mA
pF
DC电气规格
(V
DD
= 3.3V ±5％ ，T
A
= -40 ° C至+ 85°C ）
参数
V
IL
V
IH
V
PP
V
CMR
V
OL
V
OH
描述
输入电压，低
输入电压，高
峰峰值输入电压
共模范围
[4]
输出电压，低
[5]
输出电压，高
[5]
LVCMOS
LVCMOS
LVPECL
LVPECL
I
OL
= 24毫安
I
OL
= 12毫安
I
OH
= -24毫安
条件
分钟。
–
2.0
250
1.0
–
–
2.4
典型值。
–
–
–
–
–
–
–
马克斯。
0.8
V
DD
+ 0.3
1000
V
DD
– 0.6
0.55
0.30
–
V
单位
V
V
mV
V
V
注意事项：
4. V
CMR
（直流）的差动输入信号的交叉点。当交叉点是V内获得正常运行
CMR
范围和输入
秋千是V内
PP
（DC）的规范。
5.驾驶一个并行端接50Ω传输线V的终止电压
TT
。另外，每个输出可驱动多达两个50
系列终止
传输线。
6.输入有上拉或下拉影响输入电流的电阻。
文件编号： 38-07478牧师**
第3页7
CY29658
DC电气规格
(V
DD
= 3.3V ±5％ ，T
A
= -40 ° C至+ 85°C ） （续）
参数
I
IL
I
IH
I
DDA
I
DDQ
I
DD
C
IN
Z
OUT
参数
f
VCO
f
in
描述
输入电流，低
[6]
输入电流，高
[6]
PLL电源电流
静态电源电流
动态电源电流
输入引脚电容
输出阻抗
条件
V
IL
= V
SS
V
IL
= V
DD
只有AVDD
所有VDD引脚除外AVDD
输出装@ 100 MHz的
分钟。
–
–
–
–
–
–
12
典型值。
–
–
–
–
330
4
15
马克斯。
–100
100
7
4
–
–
18
单位
A
A
mA
mA
mA
pF
AC电气规格
(V
DD
= 2.5V ±5％ ，T
A
= -40 ° C至+ 85°C ）
[7]
描述
VCO频率
输入频率
÷2
反馈
÷4
反馈
旁路模式（ BYPASS ＃ = 0 ）
f
refDC
V
PP
V
CMR
f
最大
DC
t
r
, t
f
t
(φ)
t
PD
t
SK （ O）
t
PLZ ， HZ
t
PZL ，ZH
BW
t
JIT （ CC ）
t
JIT （ PER ）
t
JIT （ φ ）
t
LOCK
参数
f
VCO
f
in
输入占空比
峰峰值输入电压
共模范围
[8]
最大输出频率
输出占空比
输出上升/下降时间
传播延迟（静态相
偏移量）
传播延迟（ PLL和
分频器旁路）
输出至输出扭曲
输出禁止时间
输出使能时间
PLL的闭环带宽
(–3dB)
周期到周期抖动
周期抖动
I / O的相位抖动
最大PLL锁定时间
I / O同样的VDD
÷2
反馈
÷4
反馈
0.6V至1.8V
PCLK到FB_IN ，同样的VDD
PCLK为Q0 - Q9
BYPASS ＃ = 0
LVPECL
LVPECL
÷2
产量
÷4
产量
条件
分钟。
200
100
50
0
40
500
1.2
100
50
45
0.1
–200
4.1
–
–
–
–
–
–
–
–
–
典型值。
–
–
–
–
–
–
–
–
–
–
–
–
5.5
–
–
–
1.9 – 2.2
1.8 – 2.1
–
–
–
–
马克斯。
400
200
100
200
60
1000
VDD - 0.6
200
100
55
1.0
225
6.9
150
6
6
–
–
100
75
150
1
ps
ps
ps
ms
%
ns
ps
ns
ps
ns
ns
兆赫
%
mV
V
兆赫
单位
兆赫
兆赫
AC电气规格
(V
DD
= 3.3V ±5％ ，T
A
= -40 ° C至+ 85°C ）
[7]
描述
VCO频率
输入频率
÷2
反馈
÷4
反馈
旁路模式（ BYPASS ＃ = 0 ）
条件
分钟。
200
100
50
0
典型值。
–
–
–
–
马克斯。
500
200
125
200
单位
兆赫
兆赫
注意事项：
7. AC特点，适用于50Ω到V并行输出端接
TT
。参数是通过表征保证，不是100 ％测试。
8. V
CMR
交流（AC）的差分输入信号的交叉点。当交叉点是V内获得正常交流操作
CMR
范围和输入回转
位于内伏
PP
（ AC）特定连接的阳离子。违反第五
CMR
或V
PP
影响静态相位偏移T（ φ ） 。
文件编号： 38-07478牧师**
第4 7
QQ：2881677436 复制
