初步
CY28RS480-1
时钟发生器为ATI
RS480芯片组
特点
支持AMD CPU
可选的CPU频率
200 MHz差分CPU时钟对
100 MHz差分时钟的SRC
48 - MHz的USB时钟
33 - MHz的PCI时钟
66 MHz的时钟HyperTransport
I
2
支持C具有回读功能
最大理想利盟扩频资料
电磁干扰（EMI）的减少
3.3V电源
56引脚SSOP和TSSOP封装
中央处理器
x2
SRC
x8
HTT66
x1
PCI
x1
REF
x3
USB_48
x1
框图
XIN
XOUT
CPU_STP ＃
CLKREQ [0：1 ]＃
引脚配置
VDD_REF
文献[ 0 ： 2 ]
VDD_CPU
CPUT [0： 2]， CPUC [0： 2]，
VDD_SRC
SRCT [0： 6] ， SRCC [0： 6]
VDD_SRCS
SRCST [0：1 ] ， SRCSC [0：1 ]
VDD_PCI
PCI
VDD_HTT
HTT66
XTAL
OSC
PLL1
PLL的参考频率
分频器
网
IREF
PD
VDD_48兆赫
PLL2
USB_48
SDATA
SCLK
I
2
C
逻辑
XIN
XOUT
VDD_48
USB_48
VSS_48
CLK_STOP
SCLK
SDATA
NC
CLKREQ#0
CLKREQ#1
SRCT5
SRCC5
VDD_SRC
VSS_SRC
SRCT4
SRCC4
SRCT3
SRCC3
VSS_SRC
VDD_SRC
SRCT2
SRCC2
SRCT1
SRCC1
VSS_SRC
SRCST1
SRCSC1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VDD_REF
VSS_REF
REF0
REF1
REF2
VDD_PCI
PCI0
VSS_PCI
VDD_HTT
HTT66
VSS_HTT
CPUT0
CPUC0
VDD_CPU
VSS_CPU
CPUT1
CPUC1
VDDA
VSSA
IREF
VSS_SRC
VDD_SRC
SRCT0
SRCC0
VDD_SRC1
VSS_SRC1
SRCST0
SRCSC0
56 SSOP / TSSOP
赛普拉斯半导体公司
文件编号： 38-07714牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年8月4日
CY28RS480-1
初步
引脚说明
PIN号
41,40,45,44
50
37
52, 53, 54
7
8
27, 28, 30, 29
12, 13, 16,
17, 18, 19,
22, 23, 24,
25, 34, 33
10,11
名字
CPUT / C
PCI0
IREF
文献[ 2 ： 0 ]
SCLK
SDATA
SRCST / C [1 ：0]的
SRCT /℃ [5：0 ]
TYPE
O
I
33 - MHz时钟输出。
描述
CY28RS480-1
O， DIF
微分CPU时钟输出。
AMD
K8缓冲液（ 200兆赫） 。
精密电阻连接到该引脚连接到内部电流
参考。
SMBus兼容SCLOCK.This
引脚具有内部上拉，但三态中
掉电。
O， SE
14.318 MHz的参考时钟输出。
英特尔
5型缓冲器。
我， PU
I / O， PU
SMBus兼容SDATA.This
引脚具有内部上拉，但三态中
掉电。
O， DIF
差速器可选串行参考时钟。
英特尔的Type- X的缓冲区。
包括通过SMBUS超频支持
O， DIF
100MHz的差分串行参考时钟。
英特尔的Type- X的缓冲区。
CLKREQ ＃ [ 0 ： 1 ]
我， SE ，
输出使能控制SRCT / C 。
输出使能控制所需要的MiniCard
PD规范。该引脚具有内部上拉下来。 0 =选定的SRC输出
enabled.1 =选择SRC输出被禁用。
O， SE
48 - MHz时钟输出。
英特尔的Type- 3A缓冲区。
O， SE
66 MHz的时钟输出。
英特尔的Type-5的缓冲。
PWR
PWR
PWR
PWR
PWR
PWR
PWR
PWR
GND
GND
GND
GND
GND
GND
GND
GND
I
O
我， PU
3.3V的电源USB输出
对于CPU输出的3.3V电源
3.3V的电源输出， PCI
对于REF输出3.3V电源
为支持Hyper Transport输出3.3V电源
为SRC输出3.3V电源
为索马里红新月会输出3.3V电源
3.3V模拟电源的锁相环
地面的USB输出
地面CPU输出
地面PCI输出
地面REF输出
地面SRC输出
地面SRCS输出
地面的HyperTransport输出
模拟地
14.318 MHz的晶振输入
14.318 MHz的晶振输出
3.3V LVTTL输入
当该引脚置为高电平，除了CPUCLKs （引脚41的所有时钟输出，
40 ， 45 ， 44）都停止在逻辑电平0，该引脚具有内部上拉
没有连接
4
47
3
43
51
56
48
14, 21, 35
32
39
5
42
49
55
15, 20, 26, 36
31
46
38
1
2
6
USB_48
HTT66
VDD_48
VDD_CPU
VDD_PCI
VDD_REF
VDD_HTT
VDD_SRC
VDD_SRCS
VDDA
VSS_48
VSS_CPU
VSS_PCI
VSS_REF
VSS_SRC
VSS_SRCS
VSS_HTT
VSSA
XIN
XOUT
CLK_STOP
9
NC
文件编号： 38-07714牧师* C
第16页2
初步
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器
在上电时初始化为它们的默认设置，并且因此
使用此接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是
所需。接口不能被系统中使用
操作的功率管理功能。
CY28RS480-1
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表1中。
块写入和块读协议中概述
表2
而
表3
概述了相应的字节写和字节
读协议。从机接收地址为11010010 （ D2H ） 。
表1.命令代码定义
位
7
(6:5)
(4:0)
片选地址，设置为' 00'到接入设备
字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是' 00000 '
描述
0 =块读取或块写操作， 1 =字节读取或字节写操作
表2块读取和块写入协议
块写入协议
位
1
8:2
9
10
18:11
19
27:20
28
36:29
37
45:38
46
....
....
....
....
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
数据字节/从器件应答
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
8:2
9
10
18:11
19
20
27:21
28
29
37:30
38
46:39
47
55:48
56
....
....
....
表3.字节读和字节写入协议
字节写入协议
位
1
8:2
9
10
开始
从地址 - 7位
写
感谢来自SLAVE
描述
位
1
8:2
9
10
开始
从地址 - 7位
写
感谢来自SLAVE
字节读协议
描述
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
数据字节1从从属 - 8位
应答
数据字节2从从属 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
块读协议
描述
文件编号： 38-07714牧师* C
第16页3
初步
字节2 ：控制寄存器2
位
7
@Pup
1
名字
CPUT / C
SRCT / C
USB_48
PCI
版权所有
版权所有
中央处理器
SRC
版权所有
版权所有
扩频选择
‘0’ = -0.35%
‘1’ = -0.50%
48 - MHz输出驱动强度
0 = 1x, 1 = 2x
33 - MHz输出驱动强度
0 = 1x, 1 = 2x
版权所有
版权所有
CPU / SRC扩频启用
0 =传播关，1 =铺在
版权所有
版权所有
描述
CY28RS480-1
6
5
4
3
2
1
0
1
1
0
1
0
1
1
字节3 ：控制寄存器3
位
7
@Pup
1
名字
CLKREQ ＃
描述
CLKREQ ＃驱动模式
停车时驱动0 = SRC时钟， 1 = SRC钟表三态时，
停止
保留，设为= 0
保留，设为= 1
保留，设为= 0
保留，设为= 1
保留，设为= 1
保留，设为= 1
HTT66输出驱动强度0 =高驱动器， 1 =低的车程。
6
5
4
3
2
1
0
0
1
0
1
1
1
1
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
HTT66
字节4 ：控制寄存器第4
位
7
@Pup
0
名字
SRC[T/C]5
描述
SRC [T / C ] 5 CLKREQ0控制
1 = SRC [T / C] 5停止可能由CLKREQ ＃ 0引脚
0 = SRC [T / C ] 5自由运行
SRC [T / C] 4 CLKREQ ＃ 0控制
1 = SRC [T / C] 4停止可能由CLKREQ ＃ 0引脚
0 = SRC [T / C] 4自由运行
SRC [T / C] 3 CLKREQ ＃ 0控制
1 = SRC [T / C] 3停止可能由CLKREQ ＃ 0引脚
0 = SRC [T / C] 3自由运行
SRC [T / C ] 2 CLKREQ ＃ 0控制
1 = SRC [T / C] 2停止可能由CLKREQ ＃ 0引脚
0 = SRC [T / C ] 2自由运行
SRC [T / C] 1 CLKREQ ＃ 0控制
1 = SRC [T / C] 1停止可能由CLKREQ ＃ 0引脚
0 = SRC [T / C] 1自由运行
SRC [T / C ] 0 CLKREQ ＃ 0控制
1 = SRC [T / C] 1停止可能由CLKREQ ＃ 0引脚
0 = SRC [T / C] 1自由运行
HTT66输出使能
0 =禁用， 1 =启用
版权所有
6
0
SRC[T/C]4
5
0
SRC[T/C]3
4
0
SRC[T/C]2
3
0
SRC[T/C]1
2
0
SRC[T/C]0
1
0
1
1
HTT66
版权所有
文件编号： 38-07714牧师* C
第16页5
QQ：2881677436 复制
