【CY28551-3通用时钟发生器为Intel ， VIA和SIS特点符合英特尔CK505可选的CPU】,IC型号CY28551LFXC-3,CY28551LFXC-3 PDF资料,CY28551LFXC-3经销商,ic,电子元器件-51电子网

CY28551-3

通用时钟发生器为Intel ， VIA和SIS

特点

符合英特尔

CK505

可选的CPU时钟缓冲器类型为Intel P4和K8的选择

可选的CPU频率

通用时钟支持Intel ， SIS和VIA平台

0.7V微分CPU时钟为Intel CPU

3.3V的差分CPU时钟为AMD K8

100 - MHz差分时钟的SRC

96 - MHz差分时钟点

133 - MHz的时钟链接

48 - MHz的USB时钟

33 - MHz的PCI时钟

动态频率控制

拨号一个频

看门狗定时器

两个独立的PLL超频

低电压的频率选择输入

支持C具有回读功能

最大的理想利盟扩频资料

电磁干扰（EMI）的减少

3.3V电源

56引脚QFN封装

中央处理器

SRC

SATA

PCI

REF

链接

DOT96

24_48M

48M

框图

XIN

XOUT

VDD_REF

引脚配置

文献[ 2 ： 0 ]

PLL参考

VDD_CPU

PLL1

中央处理器

DOC [2： 1]

FS [ D： A]

分频器

CPUT [1 ：0]的

CPUC [1 ：0]的

VDD_PCIEX

PCIET [6： 2]

PCIEC 6 ：2]

VDD_SATA

SEL_P4_K8

PCIET0 / SATAT

PCIEC0 / SATAC

PLL2

PCIEX

分频器

ULTIPLEXER

调节器

SEL [ 1：0]

VDD_DOT

DOT96T/SATAT/LINK0

DOT96C/SATAC/LINK1

PCIEXT2

PCIEXC2

VDDPCIE

PCIEXT3

PCIEXC3

VSSPCIE

PCIEXT4

PCIEXC4

VDDPCIE

PCIEXC5

PCIEXT5

PCIEXC6/PCI_STP#

PCIEXT6/CPU_STP#

PLL4

固定

VTTPW

R_GD ＃ / PD

分频器

VDD_48

48M

SEL24_48

24_48M

RESET_I ＃

SDATA

SCLK

I2C

逻辑

SRESET ＃

*表示内部上拉

**表示内部下拉

赛普拉斯半导体公司

文件编号： 001-05677修订版* D

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订

8月03日

2006

VSSPCIE

PLL3

SATA

分频器

VDD_PCI

* SEL0 / PCI5

VDD48

** SEL24_48 / 24_48M

**SEL1/48M

VSS48

VDDDOT

LINK0/DOT96T/SATAT

LINK1/DOT96C/SATAC

VSSDOT

VDDSATA

SATAT/PCIEXT0

SATAC/PCIEXC0

VSSSATA

PCI4/*SELP4_K8

VDDpci

PC3/*FSB

PCI2/**FSA

VSSpci

PCI1/PCIEREQ#A

PCI0/PCIEREQ#B

**DOC1

14.318-MHz

水晶

56 55 54 53 52 51 50 49 48 47 46 45 44 43

42 XOUT

41 VDDREF

40 SCLK

39 SDATA

38 VTTPWRG ＃ / PD

37 CPUT0

36 CPUC0

35 VDDCPU

34 CPUT1

33 CPUC1

32 VSSCPU

31 ** DOC2

30 VSSA

29 VDDA

CY28551-3

PCI [6：0 ]

15 16 17 18 19 20 21 22 23 24 25 26 27 28

RESET_I ＃ / SRESET ＃

REF0 / ** FSD

REF1 / ** FSC

REF2/**MODE

VSSref

XIN

CY28551-3

引脚说明

PIN号

名字

*SEL0/PCI5

TYPE

描述

I / O ， PU 3.3V容错输入输出选择/ 33 - MHz时钟输出。请参阅

图1

为

选择的选项。

内置150K的上拉

PWR

3.3V电源的输出。

VDD48

** SEL24_48 ＃ / 24_4 I / O， PD 3.3V容错输入24兆赫， 48兆赫选择/ 24_48MHz时钟输出。国内

150K下拉

1 = 24 MHz时， 0 = 48 MHz的

英特尔的Type- 3A输出缓冲器

**SEL1/48MHz

I / O ， PD 3.3V容错输入输出选择/ 48 - MHz时钟输出。请参阅

图1

为

选择选项

内部150K上拉下来

GND

PWR

接地输出

对于3.3V输出电源

VSS48

VDDDOT

LINK0/DOT96T/SA

链接输出VIA和SIS ，差96 MHz的时钟真和100 MHz差分

TAT

SE / DIF真实时钟。的输出由选择的SEL [0：1 ]

LINK1/DOT96C/SA

链接输出VIA和SIS ，差分96 - MHz的补时钟输出和

TAC

SE / DIF 100 - MHz差分时钟的补充。的输出由选择的SEL [0：1 ]

VSSDOT

VDDSATA

PCIEXT0/SATAT

PCIEXC0/SATAC/

VSSSATA

VSS

PCIEXT2

PCIEXC2

VDDPCIE

PCIEXT3

PCIEXC3

VSSPCIE

PCIEXT4

PCIEXC4

VDDPCIE

PCIEXC5

PCIEXT5

PCIEXC6/PCI_ST

OP ＃

GND

PWR

接地输出

对于3.3V输出电源

O， DIF真差分SRC时钟输出/真差分SATA SRC时钟输出。英特尔

SR型输出缓冲

O， DIF补差SRC时钟输出/补差分SATA SRC时钟

输出。英特尔SR型输出缓冲

GND

接地输出

O， DIF真正的100 - MHz差分串行参考时钟。英特尔SR型输出缓冲

O， DIF补100 - MHz差分串行参考时钟。英特尔SR型输出缓冲

PWR

3.3V电源的输出。

O， DIF真正的100 - MHz差分串行参考时钟。英特尔SR型输出缓冲

O， DIF补100 - MHz差分串行参考时钟。英特尔SR型输出缓冲

GND

地用于输出。

O， DIF真正的100 - MHz差分串行参考时钟。英特尔SR型输出缓冲

O， DIF补100 - MHz差分串行参考时钟。英特尔SR型输出缓冲

PWR

3.3V电源的输出。

O， DIF补100 - MHz差分串行参考时钟。英特尔SR型输出缓冲

O， DIF True100 - MHz差分串行参考时钟。英特尔SR型输出缓冲

I / O ， DIF 3.3V容错输入停止PCI和SRC输出/补100 MHz的Differ-

无穷区间串行参考时钟。

这两个多功能引脚通过模式选择。默认PCIEX6 。英特尔SR型

输出缓冲器

PCIEXT6 / CPU_ST I / O， DIF 3.3V容错输入停止CPU输出/真正的100 - MHz差分串行

OP ＃

参考时钟。

这两个多功能引脚通过模式选择。默认PCIEX6 。英特尔SR型

输出缓冲器

VSSPCIE

VDDA

GND

PWR

地用于输出。

3.3V电源的PLL 。

第29页2

文件编号： 001-05677修订版* D

CY28551-3

引脚说明

（续）

PIN号

VSSA

**DOC2

名字

TYPE

GND

我， PD

地面PLL 。

动态超频销

0 =正常， 1 =频率会改变取决于DOC寄存器。内置15万

下拉。

地用于输出。

描述

VSScpu

CPUC1

CPUT1

VDDcpu

CPUC0

CPUT0

VTT_PWRGD ＃ / PD

GND

O， DIF补差分CPU时钟输出。

英特尔SR型输出缓冲。

O， DIF真差分CPU时钟输出。

英特尔SR型输出缓冲。

PWR

3.3V电源的输出。

O， DIF补差分CPU时钟输出。

英特尔SR型输出缓冲。

O， DIF真差分CPU时钟输出。

英特尔SR型输出缓冲。

3.3V LVTTL输入。此引脚用于锁存硬件捆扎电平敏感的频闪

引脚输入。断言VTT_PWRGD ＃（低电平有效）后，该引脚变为

实时输入用于断言掉电（高电平有效）

SMBus兼容SDATA

SMBus兼容SCLOCK 。

3.3V电源的输出。

14.318 MHz的晶振输出

14.318 MHz的晶振输入

地用于输出。

SDATA

SCLK

VDDref

XOUT

XIN

VSSref

**MODE/REF2

I / O

PWR

GND

I / O ， SE ， 3.3V容限输入选择输出/ 14.318 MHz的参考时钟输出。内置15万

PD的下拉

0 =桌面， 1 =笔记本电脑

英特尔的Type-5的输出缓冲器

I / O ， PD ， 3.3V容限输入CPU的频率选择/ 14.318 MHz的参考时钟输出。

内部150K上拉下来

英特尔的Type-5的输出缓冲器

请参阅DC电气规格表Vil_FS和Vih_FS规范。

I / O ， PD ， 3.3V容限输入CPU的频率选择/ 14.318 MHz的参考时钟输出。

内部150K上拉下来

英特尔的Type-5的输出缓冲器

请参阅DC电气规格表Vil_FS和Vih_FS规范。

**FSC/REF1

**FSD/REF0

RESET_I ＃ / SRESE I / O， OD 3.3V容错输入复位所有寄存器的默认设置。

3.3V LVTTL输出看门狗复位信号

**DOC1

我， PD

动态超频销

0 =正常， 1 =频率会改变取决于DOC寄存器。内置15万

下拉

** CLKREQ ＃ B / PCI0 I / O， SE ， 3.3V LVTTL宽容输入输出通过寄存器使能PCIEX 4,5

PD选择/ 33 - MHz时钟输出。内部150K上拉下来

英特尔的Type- 3A输出缓冲器

** CLKREQ ＃ A / PCI1 I / O， SE ， 3.3V容限LVTTL输入输出的PCIEX 6,7-通过寄存器使能

PD选择/ 33 - MHz时钟输出。内部150K上拉下来

英特尔的Type- 3A输出缓冲器

VSSpci

GND

地用于输出。

文件编号： 001-05677修订版* D

第29页3

CY28551-3

引脚说明

（续）

PIN号

名字

**FSA/PCI2

TYPE

描述

I / O ， PD 3.3V容错输入CPU的频率选择/ 33 - MHz时钟输出。内置15万

下拉

英特尔的Type- 3A输出缓冲器

请参阅DC电气规格表Vil_FS和Vih_FS规格

I / O ， PU 3.3V容错输入CPU的频率选择/ 33 - MHz时钟输出。内置15万

引体向上

英特尔的Type- 3A输出缓冲器

请参阅DC电气规格表Vil_FS和Vih_FS规格

PWR

3.3V电源的输出。

I / O ， PU 3.3V容错输入CPU的时钟输出缓冲器类型选择/ 33 - MHz时钟输出。

内置150K的上拉

英特尔的Type- 3A输出缓冲器

请参阅DC电气规格表Vil_FS和Vih_FS规格

0 = K8 CPU的缓存类型， 1 = P4 CPU的缓存类型。

时钟输出缓冲器，可以单独启用或禁用。

与串行数据接口相关的寄存器

在上电时初始化为它们的默认设置，并且因此

使用此接口是可选的。时钟器件的寄存器变化

在系统初始化时，通常制成，如果有的话是

所需。接口不能被系统中使用

操作的功率管理功能。

*FSB/PCI3

VDDpci

*SELP4_K8/PCI3

频率选择引脚（ FS [ D： A] ）

主时钟频率的选择是通过将所获得的

适当的逻辑电平FS_A ， FS_B ， FS_C和FS_D

输入VTT_PWRGD ＃断言（看到由时钟前

合成器）。当VTT_PWRGD ＃被采样为低电平

时钟芯片（显示处理器VTT电压是稳定的），在

时钟芯片样品FS_A ， FS_B ， FS_C和FS_D输入

值。对于FS_A ， FS_B ， FS_C ， FS_D所有的逻辑电平，

FS_E ， VTT_PWRGD ＃中使用一个一次性的功能

一旦VTT_PWRGD ＃有效的低点已经取样，所有

进一步VTT_PWRGD ＃， FS_A ， FS_B ， FS_C和FS_D跃迁

除了在测试模式下系统蒸发散将被忽略。

数据协议

时钟驱动器的串行协议接收字节写，读字节，

块写入和块从控制器读取操作。为

块写入/读取操作，字节必须访问

按顺序从最低到最高字节（最显著

位在前）有能力停止后的任何完整的字节有

被转移。对于字节写和字节读取操作时，

系统控制器可以访问单独的索引字节。该

被索引的字节的偏移被编码在命令代码，

如上述

表1中。

串行数据接口

以提高的时钟合成器的灵活性和功能，

提供了一种双信号的串行接口。通过串口

数据接口，各种设备的功能，如个人

图1. CPU和SRC频率选择表

消防处

FSC

FSB

FSA

CPU0

266.667

133.333

200

166.667

333.333

100

400

200

266.667

133.333

200

166.667

333.333

100

400

200

CPU1

266.667

133.333

200

166.667

333.333

100

400

250

266.667

133.333

200

166.667

333.333

100

400

250

SRC

100

链接

66.6667

133.333

PCI

33.3333

FSEL3 FSEL2 FSEL1 FSEL0

频率表（ ROM）

CPU PLL

齿轮

中央处理器

VCO恒

(G)

800

666.67

800

1000

800

666.67

800

1000

120

200

175

200

250

200

175

200

250

PCIE

VCO

800

SRC PLL

齿轮

不变

PCIE

200

文件编号： 001-05677修订版* D

第29页4

CY28551-3

块写入和块读协议中概述

表2

而

表3

概述了相应的字节写和字节

读协议。从机接收地址为11010010 （ D2H ）。

表1.命令代码定义

位

(6:0)

描述

0 =块读取或块写操作， 1 =字节读取或字节写操作

字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是

'0000000'

表2块读取和块写入协议

块写入协议

位

8:2

18:11

27:20

36:29

45:38

....

开始

从地址 - 7位

写

感谢来自SLAVE

命令代码 - 8位

感谢来自SLAVE

字节数 - 8位

（请跳过这一步，如果我

C_En位设置）

感谢来自SLAVE

数据字节1 - 8位

感谢来自SLAVE

数据字节2 - 8位

感谢来自SLAVE

数据字节/从器件应答

数据字节N - 8位

感谢来自SLAVE

停止

描述

位

8:2

18:11

27:21

37:30

46:39

55:48

....

表3.字节读和字节写入协议

字节写入协议

位

8:2

18:11

27:20

开始

从地址 - 7位

写

感谢来自SLAVE

命令代码 - 8位

感谢来自SLAVE

数据字节 - 8位

感谢来自SLAVE

停止

描述

位

8:2

18:11

27:21

开始

从地址 - 7位

写

感谢来自SLAVE

命令代码 - 8位

感谢来自SLAVE

重复START

从地址 - 7位

读

第29页5

字节读协议

描述

开始

从地址 - 7位

写

感谢来自SLAVE

命令代码 - 8位

感谢来自SLAVE

重复启动

从地址 - 7位

阅读= 1

感谢来自SLAVE

从奴隶字节数 - 8位

应答

数据字节1从从属 - 8位

应答

数据字节2从从属 - 8位

应答

从机的数据字节/应答

从机的数据字节N - 8位

无应答

停止

块读协议

描述

文件编号： 001-05677修订版* D