初步
引脚说明
PIN号
1 , 7 , 11 , 21 , VDD
28, 34, 42, 48
2, 6, 13, 29,
45, 51
3,4
5
VSS
PCI [3: 4]
PCI5/FCTSEL1
名字
TYPE
PWR
GND
3.3V电源。
地面上。
描述
CY28443
O, SE
33 - MHz时钟。
O, SE
33 - MHz时钟/ 3.3 LVTTL输入用于选择引脚14 , 15 ( DOT96 [T / C ] ,
PD
27M -非扩散和蔓延)和引脚17,18 ( SRC [T / C ] 0或100M [T / C ] _SST )
(采样到VTT_PWRGD #断言) 。
FCTSEL1 FCTSEL0 PIN码14
引脚15
0
0
DOT96T
DOT96C
0
1
DOT96T
DOT96C
1
0
27M_non传播27M_Spread
1
1
关低
待定
PIN码17
100MT_SST
SRCT0
SRCT0
SRCT0
18 PIN
100MC_SST
SRCC0
SRCC0
SRCC0
8
ITP_SEL/PCIF0
I / O, SE
3.3V LVTTL输入,使SRC [T / C ] 11or CPU [T / C ] 2_ITP / 33 - MHz时钟
输出。
(采样到VTT_PWRGD #断言) 。
1 = CPU_ITP ,0 = SRC11
I / O, SE
33 - MHz时钟输出。
我, PU
3.3V LVTTL输入。此引脚用于锁存电平敏感频闪
FS [C : A] , ITP_SEL , FCTSEL [ 1 : 0 ] , SEL_CLKREQ # 。后VTT_PWRGD #
(低电平有效)断言,该引脚变为实时输入的断言
掉电(高电平有效) 。
3.3V容错输入CPU的频率选择/固定48 MHz的时钟
输出。
请参阅DC电气规格表Vil_FS和Vih_FS规范。
9
10
PCIF1
VTT_PWRGD # / PD
12
FSA/48M
I / O
14, 15
DOT96T/27M_non
O, DIF
固定的96 - MHz差分时钟/单端27 - MHz的时钟。
当
传播
配置为27 MHz时,仅在15引脚的时钟包含蔓延。通过选定
DOT96C/27M_Spread
FCTSEL [0: 1]在VTT_PWRGD #断言。
FSB
SRC[T/C]0/
100M[T/C]_SST
I
3.3V容错输入CPU的频率选择。
请参阅DC电气规格表Vil_FS和Vih_FS规格
16
17,18
O, DIF
100 - MHz差分串行参考时钟/ 100 - MHz的LVDS差分
时钟。
O, DIF
100 - MHz差分串行参考时钟。
O, DIF
差分串行参考时钟。
推荐输出为SATA 。
I / O, PU
3.3V的LVTTL输入用于使指定的SRC时钟(低有效) / 100- MHz的
串行参考时钟。
默认功能是CLKREQ #
19,20,22,23 , SRC [T / C ]
24,25,30,31
26,27
33,32
SRC[T/C]5_SATA
SRCT9/CLKREQ#A,
SRCC9/CLKREQ#B
36,35
CPUT2_ITP / SRCT11 , O, DIF
可选的差分CPU / SRC时钟输出。
CPUC2_ITP/SRCC11
ITP_EN = 0 @ VTT_PWRGD #断言= SRC11
ITP_EN = 1 @ VTT_PWRGD #断言= CPU2_ITP
VDDA
VSSA
IREF
CPU [T / C ] [0 : 1 ]
SCLK
SDATA
XOUT
XIN
PWR
GND
I
3.3V电源的PLL 。
地面PLL 。
精密电阻连接到该引脚,
其连接到内部
目前的参考。
SMBus兼容SCLOCK 。
SMBus兼容SDATA 。
37
38
39
44,43,41,40
46
47
49
50
O, DIF
微分CPU时钟输出。
I
I / O
OD
I
O, SE
14.318 MHz的晶振输出。
14.318 MHz的晶振输入。
文件编号: 38-07716牧师* C
第25 2
初步
引脚说明
(续)
PIN号
52
名字
REF1/FCTSEL0
TYPE
描述
CY28443
I / O, SE
固定14.318 MHz的时钟输出/ 3.3 LVTTL输入用于选择引脚14 ,
PD
15 ( DOT96 [T / C] , 27M -非扩散和蔓延)和引脚17,18 ( SRC [T / C ] 0或
100M[T/C]_SST)
(采样到VTT_PWRGD #断言) 。
FCTSEL1 FCTSEL0 PIN码14
引脚15
0
0
DOT96T
DOT96C
0
1
DOT96T
DOT96C
1
0
27M_non传播27M_Spread
1
1
关低
待定
PIN码17
100MT_SST
SRCT0
SRCT0
SRCT0
18 PIN
100MC_SST
SRCC0
SRCC0
SRCC0
53
REF0/FSC
I / O
固定14.318 MHz的时钟输出
/
3.3V容错输入CPU频率
选择
请参阅DC电气规格表VilFS_C , VimFS_C和VihFS_C
特定网络阳离子
3.3V LVTTL输入CPU_STP #低电平有效。
3.3V LVTTL输入PCI_STP #低电平有效。
54
55
56
CPU_STP #
PCI_STP #
我, PU
我, PU
PCI2 / SEL_CLKREQ # I / O, PD
固定的33 - MHz时钟输出/ 3.3V容错输入CLKREQ #引脚32和33
SE
选择
(采样到VTT_PWRGD #断言) 。
0 = CLKREQ # [A : B]功能
1 = SRC [T / C ] 9功能
.
表1.频率选择表FSA , FSB和FSC
FSC
1
0
0
0
FSB
0
0
1
1
FSA
1
1
1
0
中央处理器
100兆赫
133兆赫
166兆赫
200兆赫
SRC
100兆赫
100兆赫
100兆赫
100兆赫
PCIF / PCI
33兆赫
33兆赫
33兆赫
33兆赫
27MHz
27兆赫
27兆赫
27兆赫
27兆赫
REF0
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
DOT96
96兆赫
96兆赫
96兆赫
96兆赫
USB
48兆赫
48兆赫
48兆赫
48兆赫
频率选择引脚( FSA , FSB和FSC )
主时钟频率的选择是通过将所获得的
适当的逻辑电平FSA , FSB , FSC投入之前,
VTT_PWRGD #断言(所看到的时钟合成器) 。
当VTT_PWRGD #被采样低的时钟芯片
(表示处理器VTT电压是稳定的) ,时钟芯片
样品的FSA , FSB和FSC的输入值。对于所有的逻辑
FSA , FSB和FSC的水平, VTT_PWRGD #采用
在这一次的有效低一次性功能
VTT_PWRGD #被采样,所有进一步的VTT_PWRGD # ,
除了在测试FSA , FSB和FSC变化将被忽略,
模式
文件编号: 38-07716牧师* C
第25 3
初步
串行数据接口
以提高的时钟合成器的灵活性和功能,
提供了一种双信号的串行接口。通过串口
数据接口,各种设备的功能,如个人
时钟输出缓冲器,可以单独启用或禁用。
与串行数据接口相关的寄存器
初始化为它们的默认设置上电时,并且因此
使用此接口是可选的。时钟器件的寄存器变化
在系统初始化时,通常制成,如果有的话是
所需。接口不能被系统中使用
操作的功率管理功能。
CY28443
数据协议
时钟驱动器的串行协议接收字节写,读字节,
块写入和块从控制器读取操作。为
块写入/读取操作,字节必须访问
按顺序从最低到最高字节(最显著
位在前)有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时,
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码,
如上述
表2中。
块写入和块读协议中概述
表3
而
表4
概述了相应的字节写和字节
读协议。从机接收地址为11010010 ( D2H ) 。
表2.命令代码定义
位
7
(6:0)
描述
0 =块读取或块写操作, 1 =字节读取或字节写操作
字节偏移字节读取或字节写操作。块读或块写操作,这些位应该是
'0000000'
表3块读取和块写入协议
块写入协议
位
1
8:2
9
10
18:11
19
27:20
28
36:29
37
45:38
46
....
....
....
....
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
字节数 - 8位
(请跳过这一步,如果我
2
C_En位设置)
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
数据字节/从器件应答
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
8:2
9
10
18:11
19
20
27:21
28
29
37:30
38
46:39
47
55:48
56
....
....
....
....
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
数据字节1从从属 - 8位
应答
数据字节2从从属 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
文件编号: 38-07716牧师* C
第25 4