初步
引脚说明
PIN号
1 ， 7 ， 11 ， 21 ， VDD
28, 34, 42, 48
2, 6, 13, 29,
45, 51
33,32
VSS
SRCT9/CLKREQA#,
SRCC9/CLKREQB#
PCI [3： 4]
PCI5/FCTSEL1
ITP_EN/PCIF0
PCIF1
VTT_PWRGD ＃ / PD
名字
TYPE
PWR
GND
3.3V电源
地
描述
CY28443-2
I / O， PU
3.3V LVTTL输入，使分配SRC时钟（低电平有效）或100 - MHz的
串行参考时钟。
默认功能是SRC9
O， SE
33 - MHz时钟
O， SE
33 - MHz时钟/ 3.3 LVTTL输入选择SRC [T / C ] 0或LVDS100M [T / C ]
（采样到VTT_PWRGD ＃断言） 。
I / O， SE
3.3V LVTTL输入，使SRC [T / C] 7或CPU [T / C ] 2_ITP / 33 - MHz时钟
输出。
（采样到VTT_PWRGD ＃断言） 。
I / O， SE
33 - MHz时钟
我， PU
3.3V LVTTL输入。
此引脚用于锁存FS_电平敏感频闪[C ： A] ，
ITP_EN ， FCTSEL [1： 0]， SEL_CLKREQ 。后VTT_PWRGD ＃ （低电平有效）
断言时，该引脚变为用于断言掉电实时输入（有源
HIGH ） 。
3.3V容错输入CPU的频率选择/固定48 MHz的时钟输出。
3,4
5
8
9
10
12
14, 15
FSA/48M
DOT96T / 27M非
传播
DOT96C / 27M传播
FSB
SRC[T/C]0/
LCD100M[T/C]
I / O
O， DIF
固定的96 - MHz差分时钟/单端27 - MHz的时钟。
当
配置为27 MHz时，仅在15引脚的时钟包含蔓延。
I
3.3V容错输入CPU的频率选择。
16
17,18
O， DIF
100 - MHz差分串行参考时钟/ 100MHz的LVDS差分
时钟
O， DIF
100 - MHz差分串行参考时钟。
O， DIF
差分串行参考时钟。
推荐输出为SATA 。
19,20,22,23 ， SRCT / C
24,25,30,31
26,27
36,35
37
38
39
44,43,41,40
46
47
49
50
52
53
54
55
56
SRC[T/C]5_SATA
CPUT2_ITP / SRCT11 ， O， DIF
可选的差分CPU或SRC时钟输出。
CPUC2_ITP/SRCC11
VDDA
VSSA
IREF
CPU [T / C ] [0 ： 1 ]
SCLK
SDATA
XOUT
XIN
REF1
REF0/FSC
CPU_STP ＃
PCI_STP ＃
PCI2/SEL_CLKREQ
PWR
GND
I
3.3V电源的PLL 。
地面PLL 。
精密电阻连接到该引脚，
其连接到内部
目前的参考。
SMBus兼容SCLOCK 。
SMBus兼容SDATA 。
14.318 MHz的晶振输入。
固定14.318 MHz的时钟输出
3.3V容错输入CPU的频率选择/固定14.318时钟输出。
3.3V LVTTL输入CPU_STP ＃低电平有效。
3.3V LVTTL输入PCI_STP ＃低电平有效。
O， DIF
微分CPU时钟输出。
I
I / O
I
O
I / O
我， PU
我， PU
O， SE
14.318 MHz的晶振输出。
I / O， PD
固定的33 - MHz时钟输出/ 3.3V容错输入CLKREQ引脚选择
（采样到VTT_PWRGD ＃断言） 。
0 = CLKREQ [A ： B] ＃功能
1 = SRC [T / C ] 9功能
文件编号： 38-07718牧师* B
分页： 24 2
初步
表1.频率选择表FSA ， FSB和FSC
FSC
1
0
0
0
FSB
0
0
1
1
FSA
1
1
1
0
中央处理器
100兆赫
133兆赫
166兆赫
200兆赫
SRC
100兆赫
100兆赫
100兆赫
100兆赫
PCIF / PCI
33兆赫
33兆赫
33兆赫
33兆赫
27MHz
27兆赫
27兆赫
27兆赫
27兆赫
REF0
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
DOT96
CY28443-2
USB
48兆赫
48兆赫
48兆赫
48兆赫
96兆赫
96兆赫
96兆赫
96兆赫
频率选择引脚（ FSA ， FSB和FSC ）
主时钟频率的选择是通过将所获得的
适当的逻辑电平FSA ， FSB ， FSC投入之前，
VTT_PWRGD ＃断言（所看到的时钟合成器） 。
当VTT_PWRGD ＃被采样低的时钟芯片
（表示处理器VTT电压是稳定的） ，时钟芯片
样品的FSA ， FSB和FSC的输入值。对于所有的逻辑
FSA ， FSB和FSC的水平， VTT_PWRGD ＃采用
在这一次的有效低一次性功能
VTT_PWRGD ＃被采样，所有进一步的VTT_PWRGD ＃ ，
除了在测试FSA ， FSB和FSC变化将被忽略，
模式。
初始化为它们的默认设置上电时，并且因此
使用此接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是
所需。接口不能被系统中使用
操作的功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表2中。
块写入和块读协议中概述
表3
而
表4
概述了相应的字节写和字节
读协议。从机接收地址为11010010 （ D2H ） 。
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器
表2.命令代码定义
位
7
(6:0)
描述
0 =块读取或块写操作， 1 =字节读取或字节写操作
字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是
'0000000'
表3块读取和块写入协议
块写入协议
位
1
8:2
9
10
18:11
19
27:20
28
36:29
37
45:38
46
....
....
....
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
字节数 - 8位
（请跳过这一步，如果我
2
C_En位设置）
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
数据字节/从器件应答
数据字节n -8位
感谢来自SLAVE
描述
位
1
8:2
9
10
18:11
19
20
27:21
28
29
37:30
38
46:39
47
55:48
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
数据字节1从从属 - 8位
应答
数据字节2从从属 - 8位
块读协议
描述
文件编号： 38-07718牧师* B
第24 3
初步
控制寄存器
字节0 ：控制寄存器0
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
名字
版权所有
版权所有
SRC[T/C]5
SRC[T/C]4
SRC[T/C]3
SRC[T/C]2
版权所有
SRC[T/C]0
/100M[T/C]_SST
描述
版权所有
版权所有
SRC [T / C ] 5输出使能
0 =禁用（三态） ， 1 =启用
SRC [T / C] 4输出使能
0 =禁用（三态） ， 1 =启用
SRC [T / C] 3输出使能
0 =禁用（三态） ， 1 =启用
SRC [T / C ] 2输出使能
0 =禁用（三态） ， 1 =启用
保留，设为= 1
SRC [T / C ] 0 / 100M [T / C ] _SST输出使能
0 =禁用（高阻） ， 1 =启用
CY28443-2
字节1 ：控制寄存器1
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
0
名字
PCIF0
27M_nss_DOT_96[T/C]
USB_48MHz
REF0
REF1
CPU[T/C]1
CPU[T/C]0
CPU ， SRC ， PCI ， PCIF
价差启用
PCIF0输出使能
0 =禁用， 1 =启用
27M nonspread和DOT_96 MHz的输出使能
0 =禁用（三态） ， 1 =启用
USB_48M MHz的输出使能
0 =禁用， 1 =启用
REF0输出使能
0 =禁用， 1 =启用
REF1输出使能
0 =禁用， 1 =启用
CPU [T / C] 1输出使能
0 =禁用（三态） ， 1 =启用
CPU [T / C ] 0输出使能
0 =禁用（三态） ， 1 =启用
PLL1 （ CPU PLL ）扩频启用
0 =传播关，1 =铺在
描述
字节2 ：控制寄存器2
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
名字
PCI5
PCI4
PCI3
PCI2
版权所有
版权所有
CPU[T/C]2
PCIF1
PCI5输出使能
0 =禁用， 1 =启用
PCI4输出使能
0 =禁用， 1 =启用
PCI3输出使能
0 =禁用， 1 =启用
PCI2输出使能
0 =禁用， 1 =启用
版权所有
版权所有
CPU [T / C ] 2输出使能
0 =禁用（高阻） ， 1 =启用
PCIF1输出使能
0 =禁用， 1 =启用
描述
文件编号： 38-07718牧师* B
第24个5
QQ：2880707522 复制
