初步
CY28412
时钟发生器英特尔
的Grantsdale芯片组
特点
支持Intel P4和Prescott处理器
可选的CPU频率
差分时钟CPU双
100 MHz差分时钟的SRC
96 MHz差分时钟点
48 MHz的USB时钟
33 MHz的PCI时钟
中央处理器
x2 / x3
SRC
x7 / x8
PCI
x8
REF
x2
DOT96
x1
USB_48
x1
低电压频率选择输入
I
2
C支持与回读功能
最大理想利盟扩频资料
电磁干扰（EMI）的减少
3.3V电源
56 -pin SSOP封装
框图
XIN
XOUT
CPU_STP ＃
PCI_STP ＃
FS_ [C ： A]
VTT_PWRGD ＃
IREF
引脚配置
PCI0
PCI1
VDD_PCI
VDD_CPU
GND_PCI
CPUT [0：1 ] ， CPUC [0： 1]
CPU(T/C)2_ITP]
PCI2
VDD_SRC
PCI3
SRCT [0： 6] ， SRCC [0： 6]
PCI4
SATA [T / C ]
PCI5
GND_PCI
VDD_PCI
VDD_PCI
TEST_SEL/PCIF0
PCI [0： 5]
ITP_EN/PCIF1
VDD_PCIF
PCIF [0：1 ]
VDD_48
USB48/FS_B
GND_48
VDD_48兆赫
DOT96T
DOT96T
DOT96C
DOT96C
VTT_PWRGD ＃ / PD
USB_48
SRCT0
SRCC0
SRCT1
STCC1
VDD_SRC
GND_SRC
SRCT2
SRCC2
SATAT
SATAC
VDD_REF
文献[ 1 ： 0 ]
XTAL
OSC
PLL1
PLL的参考频率
分频器
网
PD
PLL2
SDATA
SCLK
I
2
C
逻辑
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VDD_REF
REF0/FS_C
REF1/FS_A
GND_REF
X1
X2
SDATA
SCLK
GND_CPU
CPUT0
CPUC0
VDD_CPU
CPUT1
CPUC1
IREF
GND_A
VDD_A
CPUT2_ITP/SRCT6
CPUC2_ITP/SRCC6
VDD_SRC
SRCT5
SRCC5
GND_SRC
SRCT4
SRCC4
SRCT3
SRCC3
VDD_SRC
56 SSOP
CY28412
1.0版， 2006年11月20日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第16页1
www.SpectraLinear.com
CY28412
引脚德网络nitions
PIN号
47,46,44,43
39,38
CPUT / C
CPUT2_ITP/SRCT6,
CPUC2_ITP/SRCC6
DOT96T ， DOT96C
REF0/FS_C,
REF1/FS_A
USB48/FS_B
名字
TYPE
O， DIF
微分CPU时钟输出。
O， DIF
可选的差分CPU或SRC时钟输出。
ITP_EN = 0 @ VTT_PWRGD ＃断言= SRC6
ITP_EN = 1 @ VTT_PWRGD ＃断言= CPU2
O， DIF
固定的96 - MHz时钟输出。
I / O
14.318 MHz的参考时钟/ 3.3V容错输入CPU的频率选择。
在对VTT_PWRGD ＃断言（ LOW ） / PD输入锁存
请参阅DC电气规格表Vil_FS和Vih_FS规范。
固定的48 MHz的USB时钟输出/ 3.3V容错输入CPU频率
选择。
在对VTT_PWRGD ＃断言（ LOW ） / PD输入锁存
请参阅DC电气规格表Vil_FS和Vih_FS规范。
精密电阻连接到该引脚，连接到
内部电流基准。
自由运行的33 - MHz的时钟/ 3.3V容错输入选择测试模式。
在对VTT_PWRGD ＃断言（ LOW ） / PD输入锁存
1 =所有输出三态测试
0 =所有输出正常运行
**此输入具有内部上拉下拉电阻。
描述
16,17
55, 54
14
I / O
42
1,2,5,6,7,8
11
IREF
PCI [0： 5]
TEST_SEL/PCIF0
I
O， SE
33 MHz的时钟。
I / O
12
ITP_EN/PCIF1
I / O， SE
自由运行的33 - MHz时钟/ CPU2选择（采样到VTT_PWRGD ＃
断言） 。
1 = CPU2_ITP ，0 = SRC6
I
I / O
SMBus兼容SCLOCK 。
SMBus兼容SDATA 。
49
50
27,28
SCLK
SDATA
SATAT ， SATAC
O， DIF
差分串行参考时钟。
推荐输出为SATA 。
O， DIF
差分串行参考时钟。
19,20,21,22 ， SRCT / C [ 0 ： 5 ]
25,26,30,31,
32,33,35,36
13
45
3,10
56
23,29,37
40
15
48
4,9
53
24,34
41
18
VDD_48
VDD_CPU
VDD_PCI
VDD_REF
VDD_SRC
VDD_A
GND_48
GND_CPU
GND_PCI
GND_REF
GND_SRC
GND_A
VTT_PWRGD ＃ / PD
PWR
PWR
PWR
PWR
PWR
PWR
GND
GND
GND
GND
GND
GND
我， PU
3.3V电源的输出。
3.3V电源的输出。
3.3V电源的输出。
3.3V电源的输出。
3.3V电源的输出。
3.3V电源的PLL 。
地用于输出。
地用于输出。
地用于输出。
地用于输出。
地用于输出。
地面PLL 。
3.3V的LVTTL输入是用于锁存REF0 / FSC的一个电平敏感频闪，
REF1 / FSA ， USB48 / FSB ， TEST_SEL / PCIF0和ITP_EN / PCIF1输入。
后
VTT_PWRGD ＃ （低电平有效）断言，该引脚变为实时输入
主张掉电（高电平有效） 。
14.318 MHz的晶振输入。
52
51
X1
X2
I
O， SE
14.318 MHz的晶振输出。
1.0版， 2006年11月20日
第16页2
CY28412
频率选择引脚（ FS_A ， FS_B和FS_C ）
主时钟频率的选择是通过将所获得的
适当的逻辑电平FS_A ， FS_B ， FS_C输入之前
VTT_PWRGD ＃断言（所看到的时钟合成器） 。
当VTT_PWRGD ＃被采样低的时钟芯片
（表示处理器VTT电压是稳定的） ，时钟芯片
样品的FS_A ， FS_B和FS_C输入值。对于所有的逻辑
FS_A ， FS_B和FS_C VTT_PWRGD水平＃采用
在这一次的有效低一次性功能
VTT_PWRGD ＃被采样，所有进一步的VTT_PWRGD ＃ ，
除了在FS_A ， FS_B和FS_C变化将被忽略，
测试模式。
用于表征来在上电时的默认设置，并且因此使用
这个接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是必需的。
该接口不能被用于pow-系统操作期间使用
呃管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块的读/写操作时，字节必须在SE-访问
quential为了从最低到最高位（最显著位
第一个）与停止后的任何完整的字节的能力，已经
传输。对于字节写和字节读操作时，系
统控制器可以访问单独的索引字节。在场外
集的索引的字节被编码在命令代码，如
在描述
表2中。
块写入和块读协议中概述
表3
而
表4
概述了相应的字节写和字节
读协议。从机接收地址为11010010 （ D2H ） 。
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器初始
表1.频率选择表（ FS_A ， FS_B ， FS_C ）
FS_C
1
0
0
0
0
1
1
1
FS_B
0
0
1
1
0
0
1
1
FS_A
1
1
1
0
0
0
0
1
中央处理器
100兆赫
133兆赫
166兆赫
200兆赫
266兆赫
333兆赫
400兆赫
版权所有
SRC
100兆赫
100兆赫
100兆赫
100兆赫
100兆赫
100兆赫
100兆赫
100兆赫
PCIF / PCI
33兆赫
33兆赫
33兆赫
33兆赫
33兆赫
33兆赫
33兆赫
33兆赫
REF0
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
DOT96
96兆赫
96兆赫
96兆赫
96兆赫
96兆赫
96兆赫
96兆赫
96兆赫
USB
48兆赫
48兆赫
48兆赫
48兆赫
48兆赫
48兆赫
48兆赫
48兆赫
表2.命令代码定义
位
7
描述
0 =块读取或块写操作， 1 =字节读取或字节写操作
（ 6 ： 0 ）字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是' 0000000 '
表3块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
描述
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
感谢来自主
块读协议
描述
1.0版， 2006年11月20日
第16页3
CY28412
表3块读取和块写入协议
（续）
块写入协议
位
....
....
....
....
....
....
......................
数据字节（N - 1 ） - 8位
感谢来自SLAVE
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
39:46
47
48:55
56
....
....
....
表4字节读和字节写入协议
字节写入协议
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 100XXXXX ”代表字节操作，位[ 6 ： 0 ]的
该字节到命令码表示的偏移量
访问
感谢来自SLAVE
从主数据字节 - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 100XXXXX ”代表字节操作，位[ 6 ：0]
的命令代码表示的偏移量
要访问的字节
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从机的数据字节 - 8位
感谢来自主
停止
字节读协议
描述
块读协议
描述
从机的数据字节 - 8位
感谢来自主
从机的数据字节 - 8位
感谢来自主
从机的数据字节N - 8位
感谢来自主
停止
19
20:27
28
29
19
20
21:27
28
29
30:37
38
39
控制寄存器
字节0 ：控制寄存器0
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
名字
CPUT2_ITP/SRCT6
CPUC2_ITP/SRCC6
SRC[T/C]5
SRC[T/C]4
SRC[T/C]3
SATAT / C]
SRC[T/C]2
SRC[T/C]1
SRC[T/C]0
描述
CPU [T / C ] 2_ITP / SRC [T / C ] 6输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C ] 5输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C] 4输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C] 3输出使能
0 =禁用（高阻） ， 1 =启用
SATA [T / C ]输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C ] 2输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C] 1输出使能
0 =禁用（高阻） ， 1 =启用
SRC [T / C ] 0输出使能
0 =禁用（高阻） ， 1 =启用
1.0版， 2006年11月20日
第16页4
CY28412
字节1 ：控制寄存器1
位
7
@Pup
1
名字
CPUT / C
SRCT / C
PCIF
PCI
DOT_96T/C
USB_48
REF0
REF1
CPU[T/C]1
CPU[T/C]0
CPUT / C
SRCT / C
PCIF
PCI
描述
传播中心启用
0 = ± 0.25 ％传播中心， 1 = -0.5 ％向下蔓延
6
5
4
3
2
1
0
1
1
1
1
1
1
0
DOT_96 MHz的输出使能
0 =禁用（高阻） ， 1 =启用
USB_48 MHz的输出使能
0 =禁用， 1 =启用
REF0输出使能
0 =禁用， 1 =启用
REF1输出使能
0 =禁用， 1 =启用
CPU [T / C] 1输出使能
0 =禁用（高阻） ， 1 =启用
CPU [T / C ] 0输出使能
0 =禁用（高阻） ， 1 =启用
扩频启用
0 =传播关，1 =铺在
字节2 ：控制寄存器2
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
名字
PCI5
PCI4
PCI3
PCI2
PCI1
PCI0
PCIF1
PCIF0
PCI5输出使能
0 =禁用， 1 =启用
PCI4输出使能
0 =禁用， 1 =启用
PCI3输出使能
0 =禁用， 1 =启用
PCI2输出使能
0 =禁用， 1 =启用
PCI1输出使能
0 =禁用， 1 =启用
PCI0输出使能
0 =禁用， 1 =启用
PCIF1输出使能
0 =禁用， 1 =启用
PCIF0输出使能
0 =禁用， 1 =启用
描述
字节3 ：控制寄存器3
位
7
6
5
4
3
@Pup
0
0
0
0
0
名字
CPUT2_ITP/SRCT6
CPUC2_ITP/SRCC6
SRC[T/C]5
SRC[T/C]4
SRC[T/C]3
SATA [T / C ]
描述
允许SRC [T / C] 6的控制与SW PCI_STP ＃断言
0 =自由运行， 1 =停止与SW PCI_STP ＃
允许的SW PCI_STP ＃ SRC [T / C ] 5with断言控制
0 =自由运行， 1 =停止与SW PCI_STP ＃
允许SRC [T / C] 4控制与SW PCI_STP ＃断言
0 =自由运行， 1 =停止与SW PCI_STP ＃
允许的SW PCI_STP ＃ SRC [T / C ] 3with断言控制
0 =自由运行， 1 =停止与SW PCI_STP ＃
让SATA [T / C ]的控制与SW PCI_STP ＃断言
0 =自由运行， 1 =停止与SW PCI_STP ＃
1.0版， 2006年11月20日
第16页5
QQ：2880707522 复制
