【CY28405-2时钟合成器与差分SRC和CPU输出特点支持英特尔奔腾4型处理器可选的CPU频率 3】,IC型号CY28405OC-2T,CY28405OC-2T PDF资料,CY28405OC-2T经销商,ic,电子元器件-51电子网

CY28405-2

时钟合成器与差分SRC和CPU输出

特点

支持英特尔奔腾

4型处理器

可选的CPU频率

3.3V电源

9个副本PCI时钟

四份3V66一个可选VCH

两份48 - MHz时钟

中央处理器

SRC

3V66

PCI

REF

48M

三个差分CPU时钟对

一个差分时钟的SRC

支持的SMBus / I

字节，字和块读/写

最大理想利盟扩频资料

电磁干扰（EMI）的减少

48引脚SSOP封装

框图

XIN

XOUT

引脚配置

VDD_REF

REF （0： 1）

[1]

XTAL

OSC

PLL 1

PLL的参考频率

分频器

网

VDD_CPU

CPUT （ 0:1 ， ITP） CPUC （ 0:1 ， ITP）的

VDD_SRCT

SRCT ， SRCC

FS_ （ A：B ）

VTT_PWRGD ＃

IREF

VDD_3V66

3V66_(0:2)

PLL2

VDD_PCI

PCIF （0 ：2）的

PCI （ 0 ： 5 ）

3V66_3/VCH

VDD_48MHz

DOT_48

USB_48

PD ＃

SDATA

SCLK

逻辑

*FS_A/REF_0

*FS_B/REF_1

VDD_REF

XIN

XOUT

VSS_REF

PCIF0

PCIF1

PCIF2

VDD_PCI

VSS_PCI

PCI0

PCI1

PCI2

PCI3

VDD_PCI

VSS_PCI

PCI4

PCI5

PD ＃

DOT_48

USB_48

VSS_48

VDD_48

VDDA

VSSA

IREF

CPUT_ITP

CPUC_ITP

VSS_CPU

CPUT1

CPUC1

VDD_CPU

CPUT0

CPUC0

VSS_SRC

SRCT

SRCC

VDD_SRC

VTT_PWRGD ＃

SDATA *

SCLK *

3V66_0

3V66_1

VSS_3V66

VDD_3V66

3V66_2

3V66_3/VCH

SSOP-48

* 100K的内部上拉

注意：

标有1信号[ * ]和[ ** ]具有内部上拉和下拉电阻，分别。

CY28405-2

1.0版， 2006年11月22日

2200 LAURELWOOD路，圣克拉拉， CA 95054

联系电话：（ 408 ） 855-0555

传真：（ 408 ） 855-0550

第16页1

www.SpectraLinear.com

CY28405-2

引脚说明

PIN号

名字

FS_A/REF_0

FS_B/REF_1

XIN

TYPE

I / O， SE

描述

该引脚为FS_A在上电和VTT_PWRGD ＃ = 0，则它

成为REF_0输出。

（ 3.3V 14.318 MHz的时钟输出。）

该引脚为FS_B在上电和VTT_PWRGD ＃ = 0，则它

成为REF_1输出。

（ 3.3V 14.318 MHz的时钟输出。）

晶体连接或外部参考频率输入。

这

引脚具有双重功能。它可以被用作一个外部14.318兆赫

水晶连接或作为外部参考频率输入。

水晶连接。

连接外部14.318 MHz晶振

输出。

CPU时钟输出。

微分CPU时钟输出，看

表1

为

频率configuration.l

39, 42,

38, 41,

45, 44

36, 35

26, 29, 30

7, 8, 9

XOUT

CPUT （0 ：1），

CPUC （0 ：1），

CPUT_ITP ，

CPUC_ITP

SRCT ， SRCC

3V66(2:0)

3V66_3/VCH

PCI_F （0 ：2）的

O， SE

O， DIF

O， SE

我， PU

I / O， PU

我， PU

PWR

GND

PWR

GND

差分串行参考时钟。

66 MHz的时钟输出。

3.3V 66 MHz的时钟从内部VCO 。

48或66 MHz的时钟输出。

通过SMBUS 3.3V可选择的是

66 MHz或48 MHz的。默认值是66兆赫。

自由运行PCI输出。

33 MHz的时钟从3V66分频。

PCI时钟输出。

33 MHz的时钟从3V66分频。

固定的48 MHz的时钟输出。

目前的参考。

精密电阻连接到该引脚，

连接到内部参考电流。

3.3V LVTTL输入的PowerDown ＃低电平有效。

3.3V的LVTTL输入是用于锁存电平敏感的选通

FS [A ： E]输入（低电平有效）。

SMBus兼容SDATA 。

SMBus兼容SCLOCK 。

3.3V电源的PLL 。

地面PLL 。

3.3V电源的输出。

地用于输出。

12 ，13，14 ，15，18 ，PCI （0： 5）

3, 10, 16, 24, 27,

34, 40

6, 11, 17, 23, 28,

37, 43

USB_48

DOT_48

IREF

PD ＃

VTT_PWRGD ＃

SDATA

SCLK

VDDA

VSSA

VDD

VSS

频率选择引脚（ FS_A ， FS_B ）

主时钟频率的选择是通过将所获得的

适当的逻辑电平，以FS_A和FS_B输入之前

VTT_PWRGD ＃断言（所看到的时钟合成器）。

当VTT_PWRGD ＃被采样低的时钟芯片

（表示处理器VTT电压是稳定的），时钟芯片

样品的FS_A和FS_B输入值。对于所有的逻辑电平

FS_A和FS_B VTT_PWRGD的＃采用一次性

在VTT_PWRGD ＃中，一旦一个有效的低功能有

被采样到低电平，所有进一步的VTT_PWRGD ＃， FS_A和

FS_B变化将被忽略。一旦“测试时钟模式”

被调用时，所有进一步的FS_B转换将被忽略，

FS_A会为Hi-Z和REF / N之间的异步选择

模式。退出测试模式是通过循环来实现电源

与FS_B在高或低状态。

1.0版， 2006年11月22日

第16页2

CY28405-2

表1.频率选择表（ FS_A FS_B ）

FS_A

FS_B

B6b7

中央处理器

100兆赫

REF / N

200兆赫

133兆赫

高阻

SRC

100/200 MHz的

REF / N

100/200 MHz的

高阻

3V66

66兆赫

REF / N

66兆赫

高阻

PCIF / PCI

33兆赫

REF / N

33兆赫

高阻

REF0

14.3兆赫

REF / N

14.3兆赫

高阻

REF1

14.31 MHz的

REF / N

14.31 MHz的

高阻

USB / DOT

48兆赫

REF / N

48兆赫

高阻

表2.频率选择表（ FS_A FS_B ）的SMBus位字节5 6 = 1

FS_A

FS_B

中央处理器

200兆赫

400兆赫

266兆赫

SRC

100/200 MHz的

3V66

66兆赫

PCIF / PCI

33兆赫

REF0

14.3兆赫

REF1

14.31 MHz的

USB / DOT

48兆赫

串行数据接口

以提高的时钟合成器的灵活性和功能，

提供了一种双信号的串行接口。通过串口

数据接口，各种设备的功能，如个人

时钟输出缓冲器，可以单独启用或禁用。

与串行数据接口相关的寄存器初始

用于表征来在上电时的默认设置，并且因此使用

这个接口是可选的。时钟器件的寄存器变化

在系统初始化时，通常制成，如果有的话是必需的。

该接口不能被用于pow-系统操作期间使用

呃管理功能。

数据协议

时钟驱动器的串行协议接收字节写，读字节，

块写入和块从控制器读取操作。为

块的读/写操作时，字节必须在SE-访问

quential为了从最低到最高位（最显著位

第一个）与停止后的任何完整的字节的能力，已经

传输。对于字节写和字节读操作时，系

统控制器可以访问单独的索引字节。在场外

集的索引的字节被编码在命令代码，如

在描述

表3中。

块写入和块读协议中概述

表4

而

表5

概述了相应的字节写和字节

读协议。从机接收地址为11010010 （ D2H ）。

表3.命令代码定义

位

(6:0)

描述

0 =块读取或块写操作， 1 =字节读取或字节写操作

字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是

'0000000'

表4块读取和块写入协议

块写入协议

位

2:8

11:18

20:27

29:36

38:45

....

开始

从地址 - 7位

写= 0

感谢来自SLAVE

命令代码 - 8位

' 00000000 '代表块操作

感谢来自SLAVE

字节数 - 8位

感谢来自SLAVE

数据字节1 - 8位

感谢来自SLAVE

数据字节2 - 8位

感谢来自SLAVE

......................

描述

位

2:8

11:18

21:27

30:37

39:46

开始

从地址 - 7位

写= 0

感谢来自SLAVE

命令代码 - 8位

' 00000000 '代表块操作

感谢来自SLAVE

重复启动

从地址 - 7位

阅读= 1

感谢来自SLAVE

从奴隶字节数 - 8位

感谢来自主

从机的数据字节 - 8位

块读协议

描述

1.0版， 2006年11月22日

第16页3

CY28405-2

表4块读取和块写入协议

（续）

块写入协议

位

....

描述

数据字节（ N-1） -8位

感谢来自SLAVE

数据字节n -8位

感谢来自SLAVE

停止

位

48:55

....

表5.字节读和字节写入协议

字节写入协议

位

2:8

11:18

开始

从地址 - 7位

写= 0

感谢来自SLAVE

命令代码 - 8位

“ 100XXXXX ”代表字节操作，位[ 6 ： 0 ]的

该字节到命令码表示的偏移量

访问

感谢来自SLAVE

从主数据字节 - 8位

感谢来自SLAVE

停止

描述

位

2:8

11:18

开始

从地址 - 7位

写= 0

感谢来自SLAVE

命令代码 - 8位

“ 100XXXXX ”代表字节操作，位[ 6 ：0]

的命令代码表示的偏移量

要访问的字节

感谢来自SLAVE

重复启动

从地址 - 7位

阅读= 1

感谢来自SLAVE

从机的数据字节 - 8位

感谢来自主

停止

字节读协议

描述

块读协议

描述

感谢来自主

从机的数据字节 - 8位

感谢来自主

从机的数据字节N - 8位

感谢来自主

停止

20:27

21:27

30:37

字节配置地图

字节0 ：控制寄存器

位

@Pup

PCIF

PCI

FS_B

FS_A

名字

保留，设为= 0

PCI驱动强度覆盖

0 =强制所有PCI和PCIF输出为低驱动强度

1 =强制所有PCI和PCIF输出到高驱动力

保留，设为= 0

保留，设为= 1

FS_B引脚的上电锁存值

FS_A引脚的上电锁存值

描述

1.0版， 2006年11月22日

第16页4

CY28405-2

字节1 ：控制寄存器

位

@Pup

SRCT

SRCC

SRCT

SRCC

CPUT_ITP ， CPUC_ITP

CPUT1 ， CPUC1

CPUT0 ， CPUC0

名字

描述

在SW PCI_STP断言允许SRC控制

0 =自由运行， 1 =停止与SW PCI_STP

SRC输出使能

0 =禁用（三态）， 1 =启用

保留，设为= 1

CPU_ITP输出使能

0 =禁用（三态）， 1 =启用

CPU （ T / C） 1输出使能，

0 =禁用（三态）， 1 =启用

CPUT / C） 0输出使能

0 =禁用（三态）， 1 =启用

字节2 ：控制寄存器

位

@Pup

名字

SRCT ， SRCC

CPUT_ITP ， CPUC_ITP

CPUT1 ， CPUC1

CPUT0 ， CPUC0

描述

SRCT / C PWRDWN驱动模式

0 =驱动掉电， 1 =三态掉电

SRC停止驱动模式

0 =驱动PCI_STP ， 1 =三态掉电

CPU （T / C ） _ITP PWRDWN驱动模式

0 =驱动掉电， 1 =三态掉电

CPU （ T / C） 1 PWRDWN驱动模式

0 =驱动掉电， 1 =三态掉电

CPU （T / C ） 0 PWRDWN驱动模式

0 =驱动掉电， 1 =三态掉电

保留，设为= 0

字节3 ：控制寄存器

位

@Pup

名字

SW PCI STOP

描述

SW PCI_STP功能

0 = PCI_STP断言， 1 = PCI_STP解除报警

当此位被设置为0 ，所有停止的PCI ， PCIF和SRC输出将

在不具有短脉冲停止以同步方式。

当此位被设置为1时，全都停下PCI ， PCIF和SRC输出将

以同步的方式，没有短脉冲恢复。

PCI5输出使能

0 =禁用， 1 =启用

PCI4输出使能

0 =禁用， 1 =启用

PCI3输出使能

0 =禁用， 1 =启用

PCI2输出使能

0 =禁用， 1 =启用

PCI1输出使能

0 =禁用， 1 =启用

PCI0输出使能

0 =禁用， 1 =启用

PCI5

PCI4

PCI3

PCI2

PCI1

PCI0

1.0版， 2006年11月22日

第16页5