CY28401
100 MHz差分缓冲器，用于PCI Express和SATA
特点
CK409和CK410伴侣缓冲
八个差分0.7V时钟对
个人OE控制
低抖动CTC （ < 50 PS）
可编程带宽
SRC_STOP ＃电源管理控制
SMBus的块/字节/字读写的支持
3.3V工作电压
PLL旁路可配置
除以2可编程
48引脚SSOP封装
功能说明
该CY28401是差分缓冲器，并作为一个
同伴设备到CK409或CK410时钟发生器。
该设备能够分配序列的参考
时钟（ SRC ）的PCI Express和SATA的实现。
框图
引脚配置
SRC_DIV2#
VDD
VSS
SRCT_IN
SRCC_IN
OE_0
OE_3
DIFT0
DIFCO
VSS
VDD
DIFT1
DIFC1
OE_1
OE_2
DIFT2
DIFC2
VSS
VDD
DIFT3
DIFC3
PLL / BYPASS ＃
SCLK
SDATA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDD_A
VSS_A
IREF
LOCK
OE_7
OE_4
DIFT7
DIFC7
VSS
VDD
DIFT6
DIFC6
OE_6
OE_5
DIFT5
DIFC5
VSS
VDD
DIFT4
DIFC4
HIGH_BW ＃
SRC_Stop ＃
PWRDWN ＃
VSS
DIFT0
OE_ [0：7 ]
SRC_Stop ＃
PWRDWN ＃
DIFC0
产量
控制
DIFT1
DIFC1
DIFT2
SCLK
SDATA
SRC_DIV2#
PLL / BYPASS ＃
SMBUS
调节器
产量
卜FF器
DIFC2
DIFT3
DIFC3
DIFT4
DIFC4
DIFT5
DIFC5
CY28401
SRCT_IN
SRCC_IN
DIV
HIGH_BW ＃
DIFT6
DIFC6
PLL
DIFT7
DIFC7
LOCK
48 SSOP
1.0版， 2006年11月21日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
分页： 13 1
www.SpectraLinear.com
CY28401
引脚说明
针
4,5
名字
SRCT_IN ， SRCC_IN
TYPE
我， DIF
描述
0.7V差分SRC从时钟合成器输入
8,9,12,13,16,17,20,21,29,30 ， DIFT / C （ 7 ： 0 ）
33,34,37,38,41,42
6,7,14,15,35,36,43,44
28
45
26
1
27
23
24
46
22
48
47
3,10,18,25,32,40
2,11,19,31,39
OE_ （ 7：0 ）
HIGH_BW ＃
LOCK
PWRDWN ＃
SRC_DIV/2#
SRC_Stop ＃
SCLK
SDATA
IREF
PLL / BYPASS ＃
VDD_A
VSS_A
VSS
VDD
O， DIF
0.7V的差分时钟输出
我， SE
我， SE
O， SE
我， SE
我， SE
我， SE
我， SE
I
I
3.3V
GND
I
I
3.3V LVTTL低电平输入三，说明差
输出
3.3V的LVTTL输入用于选择PLL带宽
3.3V LVTTL输出，转变为高时， PL锁
实现（输出锁存）
3.3V LVTTL输入掉电，低电平有效
3.3V的LVTTL输入，用于选择输入频率除以
2 ，低电平有效
3.3V LVTTL输入SRC_Stop ＃ ，低电平有效
SMBus从时钟输入
精密电阻连接到这个引脚设置存在差
无穷区间输出电流
3.3V LVTTL输入选择扇出或PLL操作
3.3V电源的PLL
地面PLL
接地输出
对于3.3V输出电源
I / O， OC
集电极开路的SMBus数据
串行数据接口
以提高时钟缓冲器的灵活性和功能，一个
设置两个信号的串行接口。通过串行数据
接口，各种设备的功能，如个人时钟
输出缓冲器，可以单独启用或禁用。该
与串行数据接口相关的寄存器初始化为
它们的默认设置上电时，并且因此使用该
接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是必需的。
该接口不能被用于在系统操作期间使用
功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表1中。
块写入和块读协议中概述
表2
而
表3
概述了相应的字节写和字节
读协议。从机接收地址为11011100 （ DCH ） 。
表1.命令代码定义
位
7
(6:0)
0 =块读取或写入的块操作
1 =字节读取或字节写操作
字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是
'0000000'
描述
表2块读取和块写入协议
块写入协议
位
1
2:8
9
开始
从地址 - 7位
写= 0
描述
位
1
2:8
9
开始
从地址 - 7位
写= 0
块读协议
描述
1.0版， 2006年11月21日
分页： 13 2
CY28401
表2块读取和块写入协议
（续）
块写入协议
位
10
11:18
19
20:27
28
29:36
37
38:45
46
....
....
....
....
描述
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
从主机字节数 - 8位
感谢来自SLAVE
数据字节0的主人 - 8位
感谢来自SLAVE
1，数据字节从主 - 8位
感谢来自SLAVE
从主数据字节/应答
数据字节N - 8位
感谢来自SLAVE
停止
位
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
表3.字节读和字节写入协议
字节写入协议
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 100XXXXX ”代表字节操作，位[ 6 ： 0 ]的
该字节的命令码表示的偏移是
访问
感谢来自SLAVE
从主数据字节 - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 100XXXXX ”代表字节操作，位[ 6 ： 0 ]
的命令代码表示的偏移量
要访问的字节
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从机的数据字节 - 8位
感谢来自主
停止
字节读协议
描述
块读协议
描述
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
从主机确认
数据字节0从从属 - 8位
从主机确认
数据字节1从从属 - 8位
从主机确认
从机的数据字节/应答
从机的数据字节N - 8位
从主机确认
停止
19
20:27
28
29
19
20
21:27
28
29
30:37
38
39
字节0 ：控制寄存器0
位
7
6
@Pup
0
0
名字
描述
PWRDWN ＃驱动模式
0 =驱动停止时， 1 =三态
SRC_STOP ＃驱动模式
0 =驱动停止时， 1 =三态
1.0版， 2006年11月21日
第13 3
CY28401
100 - MHz差分缓冲器，用于PCI Express和SATA
特点
CK409和CK410伴侣缓冲
八个差分0.7V时钟对
个人OE控制
低抖动CTC （ < 50 PS）
可编程带宽
SRC_STOP ＃电源管理控制
SMBus的块/字节/字读写的支持
3.3V工作电压
PLL旁路可配置
除以2可编程
48引脚SSOP封装
功能说明
该CY28401是差分缓冲器，并作为一个
同伴设备到CK409或CK410时钟发生器。
该设备能够分配序列的参考
时钟（ SRC ）的PCI Express和SATA的实现。
框图
SRC_DIV2#
VDD
VSS
SRCT_IN
SRCC_IN
OE_0
OE_3
DIFT0
DIFCO
VSS
VDD
DIFT1
DIFC1
OE_1
OE_2
DIFT2
DIFC2
VSS
VDD
DIFT3
DIFC3
PLL / BYPASS ＃
SCLK
SDATA
引脚配置
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDD_A
VSS_A
IREF
LOCK
OE_7
OE_4
DIFT7
DIFC7
VSS
VDD
DIFT6
DIFC6
OE_6
OE_5
DIFT5
DIFC5
VSS
VDD
DIFT4
DIFC4
HIGH_BW ＃
SRC_Stop ＃
PWRDWN ＃
VSS
DIFT0
OE_ [0：7 ]
SRC_Stop ＃
PWRDWN ＃
产量
控制
DIFC0
DIFT1
DIFC1
DIFT2
SCLK
SDATA
SRC_DIV2#
PLL / BYPASS ＃
SRCT_IN
SRCC_IN
SMBUS
调节器
产量
卜FF器
DIFC2
DIFT3
DIFC3
DIFT4
DIFC4
DIFT5
DIFC5
CY28401
DIV
HIGH_BW ＃
DIFT6
DIFC6
PLL
48 SSOP
DIFT7
DIFC7
LOCK
赛普拉斯半导体公司
文件编号： 38-07592牧师**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年11月24日
CY28401
引脚说明
针
4,5
名字
SRCT_IN ， SRCC_IN
TYPE
我， DIF
描述
0.7V差分SRC从时钟合成器输入
8,9,12,13,16,17,20,21,29,30 ， DIFT / C （ 7 ： 0 ）
33,34,37,38,41,42
6,7,14,15,35,36,43,44
28
45
26
1
27
23
24
46
22
48
47
3,10,18,25,32,40
2,11,19,31,39
OE_ （ 7：0 ）
HIGH_BW ＃
LOCK
PWRDWN ＃
SRC_DIV/2#
SRC_Stop ＃
SCLK
SDATA
IREF
PLL / BYPASS ＃
VDD_A
VSS_A
VSS
VDD
O， DIF
0.7V的差分时钟输出
我， SE
我， SE
O， SE
我， SE
我， SE
我， SE
我， SE
I
I
3.3V
GND
I
I
3.3V LVTTL低电平输入三，说明差
输出
3.3V的LVTTL输入用于选择PLL带宽
3.3V LVTTL输出，转变为高时， PL锁
实现（输出锁存）
3.3V LVTTL输入功率下降，低电平有效
3.3V的LVTTL输入，用于选择输入频率除以
2 ，低电平有效
3.3V LVTTL输入SRC_Stop ＃ ，低电平有效
SMBus从时钟输入
精密电阻连接到这个引脚设置存在差
无穷区间输出电流
3.3V LVTTL输入选择扇出或PLL操作
3.3V电源的PLL
地面PLL
接地输出
对于3.3V输出电源
I / O， OC
集电极开路的SMBus数据
串行数据接口
以提高时钟缓冲器的灵活性和功能，一个
设置两个信号的串行接口。通过串行数据
接口，各种设备的功能，如个人时钟
输出缓冲器，可以单独启用或禁用。该
寄存器的串行数据接口相关的初始化为
它们的默认设置上电时，并且因此使用该
接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是必需的。
该接口不能被用于在系统操作期间使用
功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表1中。
块写入和块读协议中概述
表2
而
表3
概述了相应的字节写和字节
读协议。从机接收地址为11011100 （ DCH ） 。
表1.命令代码定义
位
7
(6:0)
0 =块读取或写入的块操作
1 =字节读取或字节写操作
字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是
'0000000'
描述
表2块读取和块写入协议
块写入协议
位
1
2:8
9
10
开始
从地址 - 7位
写= 0
感谢来自SLAVE
描述
位
1
2:8
9
10
开始
从地址 - 7位
写= 0
感谢来自SLAVE
第14页2
块读协议
描述
文件编号： 38-07592牧师**
CY28401
表2块读取和块写入协议
（续）
块写入协议
位
11:18
19
20:27
28
29:36
37
38:45
46
....
....
....
....
描述
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
从主机字节数 - 8位
感谢来自SLAVE
数据字节0的主人 - 8位
感谢来自SLAVE
1，数据字节从主 - 8位
感谢来自SLAVE
从主数据字节/应答
数据字节N - 8位
感谢来自SLAVE
停止
位
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
表3.字节读和字节写入协议
字节写入协议
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 100XXXXX ”代表字节操作，位[ 6 ： 0 ]的
该字节的命令码表示的偏移是
访问
感谢来自SLAVE
从主数据字节 - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 100XXXXX ”代表字节操作，位[ 6 ： 0 ]
的命令代码表示的偏移量
要访问的字节
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从机的数据字节 - 8位
感谢来自主
停止
字节读协议
描述
块读协议
描述
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
从主机确认
数据字节0从从属 - 8位
从主机确认
数据字节1从从属 - 8位
从主机确认
从机的数据字节/应答
从机的数据字节N - 8位
从主机确认
停止
19
20:27
28
29
19
20
21:27
28
29
30:37
38
39
字节0 ：控制寄存器0
位
7
6
5
4
@Pup
0
0
0
0
名字
描述
PWRDWN ＃驱动模式
O =驱动停止时， 1 =三态
SRC_STOP ＃驱动模式
O =驱动停止时， 1 =三态
版权所有
版权所有
第14页3
文件编号： 38-07592牧师**
CY28401
100 - MHz差分缓冲器，用于PCI Express和SATA
特点
CK409和CK410伴侣缓冲
八个差分0.7V时钟对
个人OE控制
低抖动CTC （ < 50 PS）
可编程带宽
SRC_STOP ＃电源管理控制
SMBus的块/字节/字读写的支持
3.3V工作电压
PLL旁路可配置
除以2可编程
48引脚SSOP封装
功能说明
该CY28401是差分缓冲器，并作为一个
同伴设备到CK409或CK410时钟发生器。
该设备能够分配序列的参考
时钟（ SRC ）的PCI Express和SATA的实现。
框图
引脚配置
SRC_DIV2#
VDD
VSS
SRCT_IN
SRCC_IN
OE_0
OE_3
DIFT0
DIFCO
VSS
VDD
DIFT1
DIFC1
OE_1
OE_2
DIFT2
DIFC2
VSS
VDD
DIFT3
DIFC3
PLL / BYPASS ＃
SCLK
SDATA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDD_A
VSS_A
IREF
LOCK
OE_7
OE_4
DIFT7
DIFC7
VSS
VDD
DIFT6
DIFC6
OE_6
OE_5
DIFT5
DIFC5
VSS
VDD
DIFT4
DIFC4
HIGH_BW ＃
SRC_Stop ＃
PWRDWN ＃
VSS
DIFT0
OE_ [0：7 ]
SRC_Stop ＃
PWRDWN ＃
产量
控制
DIFC0
DIFT1
DIFC1
DIFT2
SCLK
SDATA
SRC_DIV2#
PLL / BYPASS ＃
SRCT_IN
SRCC_IN
SMBUS
调节器
产量
卜FF器
DIFC2
DIFT3
DIFC3
DIFT4
DIFC4
DIFT5
DIFC5
CY28401
DIV
HIGH_BW ＃
DIFT6
DIFC6
PLL
48 SSOP
DIFT7
DIFC7
LOCK
赛普拉斯半导体公司
文件编号： 38-07592修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年7月14日
CY28401
引脚说明
针
4,5
名字
SRCT_IN ， SRCC_IN
TYPE
我， DIF
描述
0.7V差分SRC从时钟合成器输入
8,9,12,13,16,17,20,21,29,30 ， DIFT / C （ 7 ： 0 ）
33,34,37,38,41,42
6,7,14,15,35,36,43,44
28
45
26
1
27
23
24
46
22
48
47
3,10,18,25,32,40
2,11,19,31,39
OE_ （ 7：0 ）
HIGH_BW ＃
LOCK
PWRDWN ＃
SRC_DIV/2#
SRC_Stop ＃
SCLK
SDATA
IREF
PLL / BYPASS ＃
VDD_A
VSS_A
VSS
VDD
O， DIF
0.7V的差分时钟输出
我， SE
我， SE
O， SE
我， SE
我， SE
我， SE
我， SE
I
I
3.3V
GND
I
I
3.3V LVTTL低电平输入三，说明差
输出
3.3V的LVTTL输入用于选择PLL带宽
3.3V LVTTL输出，转变为高时， PL锁
实现（输出锁存）
3.3V LVTTL输入掉电，低电平有效
3.3V的LVTTL输入，用于选择输入频率除以
2 ，低电平有效
3.3V LVTTL输入SRC_Stop ＃ ，低电平有效
SMBus从时钟输入
精密电阻连接到这个引脚设置存在差
无穷区间输出电流
3.3V LVTTL输入选择扇出或PLL操作
3.3V电源的PLL
地面PLL
接地输出
对于3.3V输出电源
I / O， OC
集电极开路的SMBus数据
串行数据接口
以提高时钟缓冲器的灵活性和功能，一个
设置两个信号的串行接口。通过串行数据
接口，各种设备的功能，如个人时钟
输出缓冲器，可以单独启用或禁用。该
与串行数据接口相关的寄存器初始化为
它们的默认设置上电时，并且因此使用该
接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是必需的。
该接口不能被用于在系统操作期间使用
功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表1中。
块写入和块读协议中概述
表2
而
表3
概述了相应的字节写和字节
读协议。从机接收地址为11011100 （ DCH ） 。
表1.命令代码定义
位
7
(6:0)
0 =块读取或写入的块操作
1 =字节读取或字节写操作
字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是
'0000000'
描述
表2块读取和块写入协议
块写入协议
位
1
2:8
9
开始
从地址 - 7位
写= 0
描述
位
1
2:8
9
开始
从地址 - 7位
写= 0
块读协议
描述
文件编号： 38-07592修订版**
第14页2
CY28401
表2块读取和块写入协议
（续）
块写入协议
位
10
11:18
19
20:27
28
29:36
37
38:45
46
....
....
....
....
描述
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
从主机字节数 - 8位
感谢来自SLAVE
数据字节0的主人 - 8位
感谢来自SLAVE
1，数据字节从主 - 8位
感谢来自SLAVE
从主数据字节/应答
数据字节N - 8位
感谢来自SLAVE
停止
位
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
表3.字节读和字节写入协议
字节写入协议
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 100XXXXX ”代表字节操作，位[ 6 ： 0 ]的
该字节的命令码表示的偏移是
访问
感谢来自SLAVE
从主数据字节 - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 100XXXXX ”代表字节操作，位[ 6 ： 0 ]
的命令代码表示的偏移量
要访问的字节
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从机的数据字节 - 8位
感谢来自主
停止
字节读协议
描述
块读协议
描述
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
从主机确认
数据字节0从从属 - 8位
从主机确认
数据字节1从从属 - 8位
从主机确认
从机的数据字节/应答
从机的数据字节N - 8位
从主机确认
停止
19
20:27
28
29
19
20
21:27
28
29
30:37
38
39
字节0 ：控制寄存器0
位
7
6
@Pup
0
0
名字
描述
PWRDWN ＃驱动模式
0 =驱动停止时， 1 =三态
SRC_STOP ＃驱动模式
0 =驱动停止时， 1 =三态
文件编号： 38-07592修订版**
第14页3
QQ：2881677436 复制
