CY28400
100 - MHz差分缓冲器用于PCI Express
和SATA
特点
CK409和CK410伴侣缓冲
四个差分0.7V时钟对
个人OE控制
低抖动CTC （ < 50 PS）
可编程带宽
SRC_STOP ＃电源管理控制
SMBus的块/字节/字读写的支持
3.3V工作电压
PLL旁路可配置
除以2可编程输出
28引脚SSOP封装
功能说明
该CY28400是差分缓冲器，并作为一个
同伴设备到CK409或CK410时钟发生器。
该设备能够分配序列的参考
时钟（ SRC ）的PCI Express和SATA的实现。
框图
引脚配置
DIFT1
OE_(1,6)
SRC_Stop ＃
PWRDWN ＃
产量
控制
DIFC1
DIFT2
SCLK
SDATA
SMBUS
调节器
产量
卜FF器
DIFC2
PLL / BYPASS ＃
SRCT_IN
SRCC_IN
DIFT5
DIFC5
VDD
SRCT_IN
SRCC_IN
VSS
VDD
DIFT1
DIFC1
OE_1
DIFT2
DIFC2
VDD
PLL / BYPASS ＃
SCLK
SDATA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD_A
VSS_A
IREF
VSS
VDD
DIFT6
DIFC6
0E_6
DIFT5
DIFC5
VDD
HIGH_BW ＃
SRC_Stop ＃
PWRDWN ＃
28 SSOP
DIV
HIGH_BW ＃
DIFT6
DIFC6
CY28400
PLL
赛普拉斯半导体公司
文件编号： 38-07591修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年6月1日
CY28400
引脚说明
针
2,3
6,7,9,10,19,20,22,23
8,21
名字
SRCT_IN ， SRCC_IN
DIFT / C（ 2： 1） & （ 6:5 ）
OE_1 ， OE_6
TYPE
我， DIF
O， DIF
我， SE
描述
0.7V差分SRC从时钟合成器输入
0.7V的差分时钟输出
3.3V LVTTL低电平输入三，说明差
输出
（ DIFT2和DIFT5不受OE的断言
输入）
3.3V的LVTTL输入用于选择PLL带宽
3.3V LVTTL输入SRC_Stop ＃ ，低电平有效
3.3V LVTTL输入功率下降，低电平有效
SMBus从时钟输入
集电极开路的SMBus数据
精密电阻连接到这个引脚设置差分
输出电流
3.3V LVTTL输入选择扇出或PLL操作
3.3V电源的PLL
地面PLL
接地输出
对于3.3V输出电源
17
16
15
13
14
26
12
28
27
4,25
1,5,11,18,24
HIGH_BW ＃
SRC_Stop ＃
PWRDWN ＃
SCLK
SDATA
IREF
PLL / BYPASS ＃
VDD_A
VSS_A
VSS
VDD
我， SE
我， SE
我， SE
我， SE
I / O， OC
I
I
3.3V
GND
3.3V
GND
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器
在上电时初始化为它们的默认设置，并且因此
使用此接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是
所需。接口不能被系统中使用
操作的功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表1中。
块写入和块读协议中概述
表2
而
表3
概述了相应的字节写和字节
读协议。从机接收地址为11011100 （ DCH ） 。
表1.命令代码定义
位
7
(6:0)
0 =块读取或写入的块操作
1 =字节读取或字节写操作
字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是
'0000000'
描述
表2块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
描述
位
1
2:8
9
10
11:18
19
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
块读协议
描述
文件编号： 38-07591修订版**
分页： 13 2
CY28400
表2块读取和块写入协议
（续）
块写入协议
位
20:27
28
29:36
37
38:45
46
....
....
....
....
描述
从主机字节数 - 8位
感谢来自SLAVE
数据字节0的主人 - 8位
感谢来自SLAVE
1，数据字节从主 - 8位
感谢来自SLAVE
从主数据字节/应答
数据字节N - 8位
感谢来自SLAVE
停止
位
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
表3.字节读和字节写入协议
字节写入协议
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 100XXXXX ”代表字节操作，位[ 6 ： 0 ]的
该字节的命令码表示的偏移是
访问
感谢来自SLAVE
从主数据字节 - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
“ 100XXXXX ”代表字节操作，位[ 6 ： 0 ]
的命令代码表示的偏移量
要访问的字节
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从机的数据字节 - 8位
感谢来自主
停止
字节读协议
描述
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
从主机确认
数据字节0从从属 - 8位
从主机确认
数据字节1从从属 - 8位
从主机确认
从机的数据字节/应答
从机的数据字节N - 8位
从主机确认
停止
块读协议
描述
19
20:27
28
29
19
20
21:27
28
29
30:37
38
39
字节0 ：控制寄存器0
位
7
6
5
4
3
2
@Pup
0
0
0
0
0
1
HIGH_BW ＃
名字
描述
PWRDWN ＃驱动模式
0 =驱动停止时， 1 =三态
SRC_STOP ＃驱动模式
0 =驱动停止时， 1 =三态
版权所有
版权所有
版权所有
HIGH_BW ＃
0 =高带宽， 1 =低带宽
第13 3
文件编号： 38-07591修订版**
CY28400
字节0 ：控制寄存器0
（续）
位
1
0
@Pup
1
1
名字
PLL / BYPASS ＃
描述
PLL / BYPASS ＃
0 =扇出缓冲器， 1 = PLL模式
SRC_DIV/2
0 =除以2模式中， 1 =正常（输出=输入）
字节1 ：控制寄存器1
位
7
6
5
4
3
2
1
0
@Pup
1
1
1
1
1
1
1
1
DIFT/C2
DIFT/C1
DIFT/C6
DIFT/C5
名字
版权所有
DIFT / C6输出使能
0 =禁用（三态） ， 1 =启用
DIFT / C5输出使能
0 =禁用（三态） ， 1 =启用
版权所有
版权所有
DIFT / C2输出使能
0 =禁用（三态） ， 1 =启用
DIFT / C1输出使能
0 =禁用（三态） ， 1 =启用
版权所有
描述
字节2 ：控制寄存器2
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
名字
版权所有
允许控制DIFT / C6与SRC_STOP ＃断言
0 =自由运行， 1 =停止与SRC_STOP ＃
允许控制DIFT / C5与SRC_STOP ＃断言
0 =自由运行， 1 =停止与SRC_STOP ＃
版权所有
版权所有
允许控制DIFT / C2与SRC_STOP ＃断言
0 =自由运行， 1 =停止与SRC_STOP ＃
允许控制DIFT / C1的SRC_STOP ＃断言
0 =自由运行， 1 =停止与SRC_STOP ＃
版权所有
描述
字节3 ：控制寄存器3
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
名字
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
描述
文件编号： 38-07591修订版**
第13 4
CY28400
字节4 ：供应商ID注册
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
1
0
0
0
名字
版本号位3
修订准则第2位
修改代码第1位
版本号位0
供应商ID位3
供应商ID位2
供应商ID位1
供应商ID位0
描述
字节5 ：控制寄存器5
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
名字
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
满足所有的AC和DC参数。这意味着，没有毛刺，
等频移或振幅异常。
描述
PWRDWN ＃澄清
[1]
该PWRDWN ＃引脚用来关闭所有的时钟和干净
指示设备唤起功率节省模式。另外，
PWRDWN ＃应被断言切断输入之前
时钟或电源，以保证所有时钟的无故障停机
方式。 PWRDWN ＃是一个异步低电平有效输入。
此信号之前同步器件内部
断电，时钟缓冲器。 PWRDWN ＃是一个
异步输入为系统加电。当
PWRDWN ＃为低电平时，所有的时钟将举行高或
三态（取决于控制寄存器的状态
驱动模式和OE位）之前关闭的VCO 。所有时钟
将启动和停止，没有任何异常行为，并绝
PWRDWN ＃ -Assertion
当PWRDWN ＃采样为低电平时由两个连续的崛起
迪拜国际金融中心的边缘，所有DIFT输出将保持高电平或
三态（取决于控制寄存器的状态
驱动的下一个迪拜国际金融中心HIGH到LOW模式和OE位）
过渡。当SMBus的省电驱动模式位
设定为“0” ，所有的时钟输出，将举行与DIFT
引脚驱动为高电平，在2× Iref的迪拜国际金融中心和三态。但是，如果
控制寄存器PWRDWN ＃驱动模式位编程
为“1” ，那么这两个DIFT和DIFC是三态。
PWRDWN ＃
DIFT
DIFC
图1. PWRDWN ＃断言图
注意：
1.禁用SRCT_IN输入时钟前的PWRDWN ＃断言的是一个未定义的模式，不推荐使用。操作在该模式下，可能会导致毛刺
过度的频移。
文件编号： 38-07591修订版**
第13个5
QQ：2881677436 复制
