73
CY28373
通用单芯片时钟解决方案SiS658奔腾
4
特点
支持SiS658奔腾
4芯片组
支持奔腾4处理器
提供：
- 4差分可编程CPU时钟对
- 2 MREF的时钟DMCG
- 2 ZCLK的MuTIOL
- 2低偏移/ AGP抖动时钟
- 8低偏移/ PCI抖动时钟
- 2低偏移/抖动固定PCI时钟
- 1 48M输出USB
- 1可编程24M或48M的SIO
- 2 REF 14.318兆赫
拨号一个频
并打电话问分贝
特点
扩频最佳降低EMI
SMBus兼容的可编程性
56 -pin SSOP封装
框图
引脚配置
[1]
VSSref
*MULSEL/REF0
**FS2/REF1
VDDref
XIN
XOUT
VSSpci
**FS4/PCI_F0
**FS3/PCI_F1
VDDpci
VSSpci
PCI0
PCI1
PCI2
VDDpci
VSSpci
PCI3
PCI4
PCI5
VDDpci
PCI6/*PCI_STP#
PCI7/*CPU_STP#
SDATA
VSS48
**FS0/48M
**FS1/24_48M
VDD48
* VTT_PWRGD / * PD ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VDDMREF
MREF
MREF_B
VSSMREF
SCLK
CPUT3
CPUC3
VDDcpu
CPUT2
CPUC2
VSScpu
CPUT1
CPUC1
VDDcpu
CPUT0
CPUC0
VSScpu
IREF
VDDA
VSSA
VddAGP
AGP1
AGP0
VssAGP
VDDZ
ZCLK1
ZCLK0/*MODE
VSSZ
XIN
XOUT
PLL1
CPU_STP ＃
IREF
FS（ 0 ：4）
MULSEL
VTTPWRGD
PCI_STP ＃
PLL2
动力
on
LATCH
REF （0： 1）
CPUT （0 ：3）的
CPUC （0 ：3）的
MREF /
MREFB
AGP （0： 1）
ZCLK （0： 1）
PCI （ 0 ： 7 ）
PCI_F （0： 1）
48M
48M_24M
PD ＃
SDATA
SCLK
PWRDN
逻辑
I2C
逻辑
注意：
1.引脚标有[ * ]拥有200 kΩ的上拉电阻。标有[**]拥有200 kΩ的内部下拉电阻引脚
赛普拉斯半导体公司
文件编号： 38-07460修订版**
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年12月18日
CY28373
CY28373
引脚说明
针
5
6
2
XIN
XOUT
MULSEL/REF0
名字
PWR
VDD
VDD
VDD
I / O
I
O
I / O
PU
200K
描述
振荡器缓冲器输入。
连接到晶体或外部
时钟。
振荡器缓冲输出。
连接到晶体。不要连接
当外部时钟为XIN应用。
电源接通双向输入/输出。
在上电时， MULSEL
为输入。当电源电压超过输入
阈值电压时， MULSEL状态被锁存，该销
变得REF0 ，这是信号施加在缓冲副本
XIN 。当字节12 ，位1 = 1 （默认值） ， REF0是正常的实力。
当字节12位1 = 0 ， REF0是强度高。当MULSEL
= 0 ， IOH是4× IREF ，当MULSEL = 1 ， IOH为6× IREF 。
电源接通双向输入/输出。
在上电时， FS2是
输入。当电源电压超过输入
阈值电压时， FS2状态被锁存，该引脚变为
当字节12位0 = 1 （默认值） ， REF1是正常的实力。
当字节12位0 = 0 ， REF1是强度高。
当字节9位7 = 0时，此引脚变为VTT_PWRGD / PD ＃
输入。当此输入采样为高时， VDD转换
超过阈值电压时，将FS （4 ：0）和MULSEL是
锁存。第一高庆祝后的任何其他转换是
忽略。
当字节9位7 = 1时，此引脚变为PD ＃的输入与
内部上拉。当PD ＃为低电平时，器件进入
掉电模式。请参阅电源管理功能。
的差分CPU输出真正的钟表。
的差分CPU输出互补的时钟。
PCI时钟输出。
电源接通双向输入/输出。
在上电时， MODE是
一个输入端。当电源电压超过输入
阈值电压时，模式状态被锁存，该销
成为ZCLK0 。当MODE = 1 ， pin21是PCI6和引脚22是
PCI7 。当为MODE = 0时，销21是PCI_STP ＃和销22是
CPU_STP ＃ 。
MuTIOL时钟输出。
当MODE = 1时，此引脚变为一个PCI时钟输出。
当MODE = 0时，该引脚变为一个CPU时钟禁止输入。
当置为低电平， CPUT （ 0 ： 3 ）时钟同步
（ 3 0 ）时钟同步的处于高状态， CPUC禁用
处于低状态nously禁用。
当MODE = 1时，此引脚变为一个PCI时钟输出。
当MODE = 0时，该引脚变为一个PCI时钟禁止输入。
当PCI_STP ＃为低电平时， PCI （ 0 ： 7 ）时钟
在低状态同步停用。该引脚不影响
PCI_F （0： 1） ，如果它们被编程为自由运行时钟
通过设备的SMBus接口。
电源接通双向输入/输出。
在上电时， FS4是一个
输入。当电源电压超过输入
阈值电压时， FS4状态被锁存，该引脚变为
PCI_F0时钟输出。
3
FS2/REF1
VDD
I / O
PD
200K
28
VTTPWRGD
VDD
I
PU
200K
28
PD ＃
VDD
I
PU
200K
O
O
O
I / O
PU
200K
42 ， 45 ， 48 ， 51 CPUT （ 0 ： 3 ）
41 ， 44 ， 47 ， 50 CPUC （ 0 ： 3 ）
12, 13, 14,
17,18, 19
30
PCI （ 0 ： 5 ）
ZCLK0/MODE
VDDcpu
VDDcpu
VDDpci
VDDZ
31
22
22
ZCLK1
PCI7
CPU_STP ＃
VDDZ
VDDpci
VDDpci
O
O
I
PU
200K
O
I
PU
200K
21
21
PCI6
PCI_STP ＃
VDDpci
VDDpci
8
FS4/PCI_F0
VDDpci
I / O
PD
200K
文件编号： 38-07460修订版**
第20页2
CY28373
表1.频率选择表
FS（ 4：0 ）
00000
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
10000
10001
10010
10011
10100
10101
10110
10111
11000
11001
11010
11011
11100
11101
11110
11111
CPU （兆赫）
100.0
100.0
105.0
100.0
133.3
133.3
133.3
133.3
166.7
166.7
166.7
166.7
200.0
200.0
200.0
200.0
66.7
105.0
110.0
100.0
138.0
142.0
150.0
133.3
166.7
166.7
166.7
166.7
200.0
200.0
200.0
200.0
MREF （兆赫）
66.7
66.7
75.0
66.7
66.7
66.7
66.7
66.7
66.7
66.7
66.7
66.7
66.7
66.7
66.7
66.7
33.3
84.0
82.5
80.0
82.8
85.2
75.0
80.0
83.3
83.3
71.4
83.3
80.0
80.0
80.0
80.0
ZCLK （兆赫）
66.7
80.0
131.3
133.3
66.7
80.0
100.0
133.3
66.7
83.3
111.1
133.3
66.7
80.0
100.0
133.3
66.7
140.0
132.0
133.3
138.0
142.0
150.0
133.3
66.7
83.3
125.0
133.3
66.7
80.0
100.0
133.3
AGP （兆赫）
66.7
66.7
65.6
66.7
66.7
66.7
67
66.7
66.7
66.7
66.7
66.7
66.7
66.7
66.7
66.7
50.0
70.0
66.0
66.7
69.0
71.0
60.0
66.7
66.7
66.7
62.5
66.7
66.7
66.7
66.7
66.7
PCI （兆赫）
33.3
33.3
32.8
33.3
33.3
33.3
33.3
33.3
33.3
33.3
33.3
33.3
33.3
33.3
33.3
33.3
33.3
35.0
33.0
33.3
34.5
35.5
30.0
33.3
33.3
33.3
31.3
33.3
33.3
33.3
33.3
33.3
VCO （兆赫）
400.0
400.0
525.0
400.0
400.0
400.0
400.0
400.0
666.7
666.7
666.7
666.7
400.0
400.0
400.0
400.0
400.0
420.0
660.0
400.0
414.0
426.0
600.0
400.0
666.7
666.7
500.0
666.7
400.0
400.0
400.0
400.0
表2.摇摆选择通过硬件功能
MULSEL
0
1
董事会目标跟踪/术语Z-
50 OHM
50 OHM
参考R， IREF = VDD / （3 *的Rr ）
的Rr = 221 1％ ，值Iref = 5.00毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
输出电流
IOH = 4 * Iref的
IOH = 6 * Iref的
VOH @ Z
1.0V@50
0.7V@50
文件编号： 38-07460修订版**
第20页4
CY28373
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器初始
IZE到上电时的默认设置，并且因此使用
这个接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是必需的。
该接口还可以用于在系统操作期间使用
功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入，并从控制器块读操作。
对于块读/写操作，该字节必须访问
按顺序从低到高字节（最显
第一斜面位）的能力，停止后的任何完整的字节有
被转移。对于字节写和字节读取操作，
系统控制器可以访问的单独的索引字节。
的索引的字节的偏移被编码在命令
码，如上述
表3中。
块写入和块读协议中概述
表
4
而
表5
概述了相应的字节写和字节
读协议。从机接收地址为11010010 （ D2H ） 。
T
表3.命令代码定义
位
7
(6:0)
描述
0 =块读取或块写操作， 1 =字节读取或字节写操作
字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是
’0000000’
表4块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
....
....
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节2 - 8位
感谢来自SLAVE
......................
数据字节（ N-1） -8位
感谢来自SLAVE
数据字节N - 8位
感谢来自SLAVE
停止
描述
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
....
....
....
....
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
阅读= 1
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
块读协议
描述
文件编号： 38-07460修订版**
第20页5
QQ：2881677436 复制
