添加收藏夹  设为首页  深圳服务热线：13751165337  13692101218
Pdf资料  |  热门库存  |  IC详细资料  |  网站地图
IC供应 PDF资料 非IC供应
51电子网联系电话：13751165337
首页
供应信息
求购信息
非IC专区
技术资料
电子资讯
招聘中心
会展信息 51旺铺 会员中心
位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第290页 > CY28346OC
CY28346
时钟合成器，差分CPU输出
特点
符合英特尔CK 408手机时钟合成器
特定网络阳离子
3.3V电源
三个差分CPU时钟
十份PCI时钟
表1.频率表
[1]
S2
1
1
1
1
0
0
0
0
M
M
S1
0
0
1
1
0
0
1
1
0
0
S0
0
1
0
1
0
1
0
1
0
1
的CPU （0： 2）
66M
100M
200M
133M
66M
100M
200M
133M
高阻
TCLK/2
3V66
66M
66M
66M
66M
66M
66M
66M
66M
高阻
TCLK/4
66BUFF （0： 2）/
3V66(0:4)
66IN
66IN
66IN
66IN
66M
66M
66M
66M
高阻
TCLK/4
66IN/3V66–5
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66M
66M
66M
66M
高阻
TCLK/4
PCI_FPCI
66IN/2
66IN/2
66IN/2
66IN/2
33 M
33 M
33 M
33 M
高阻
TCLK/8
REF
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
高阻
TCLK
USB / DOT
48M
48M
48M
48M
48M
48M
48M
48M
高阻
TCLK/2
5/6份3V66时钟
SMBus支持与回读功能
扩频电磁干扰（ EMI ）
减少
打电话问频功能
打电话问分贝功能
56引脚TSSOP和SSOP封装
框图
XIN
XOUT
PLL1
CPU_STP ＃
IREF
VSSIREF
S(0:2)
MULT0
VTT_PG ＃
PCI_STP ＃
PLL2
/2
引脚配置
REF
VDD
XIN
XOUT
VSS
PCIF0
PCIF1
PCIF2
VDD
VSS
PCI0
PCI1
PCI2
PCI3
VDD
VSS
PCI4
PCI5
PCI6
VDD
VSS
66B0/3V66_2
66B1/3V66_3
66B2/3V66_4
66IN/3V66_5
PD ＃
VDDA
VSSA
VTT_PG ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
S1
S0
CPU_STP ＃
CPUT0
CPUC0
VDD
CPUT1
CPUC1
VSS
VDD
CPUT2
CPUC2
MULT0
IREF
VSSIREF
S2
48MUSB
48MDOT
VDD
VSS
3V66_1/VCH
PCI_STP ＃
3V66_0
VDD
VSS
SCLK
SDATA
CPUT （0 ：2）的
CPUC （0 ：2）的
3V66_0
3V66_1/VCH
PCI （ 0:6 ）
PCI_F （0 ：2）的
48M USB
48M DOT
CY28346
PD ＃
SDATA
SCLK
VDDA
WD
逻辑
I2C
逻辑
66B [0： 2 ] / 3V66 [2： 4]
动力
截至逻辑
66IN/3V66-5
注意：
1. TCLK是一个测试时钟测试模式驱动的XTAL_IN输入。 M =驱动1.0V和1.8V之间的电平。如果S2引脚为A M级电期间，一
0状态将被锁存到器件的内部状态寄存器。
赛普拉斯半导体公司
文件编号： 38-07331牧师* B
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年12月26日
CY28346
引脚说明
针
2
3
52, 51, 49, 48,
45, 44
10, 11, 12, 13,
16, 17, 18
5, 6, 7
名字
XIN
XOUT
CPUT （0 ：2），
CPUC （0 ：2）的
PCI （ 0:6 ）
PCIF （0 ：2）的
PWR
V
DD
V
DD
V
DDP
V
DD
I / O
I
O
O
O
O
描述
振荡器缓冲器输入。
连接到晶体或外部时钟。
振荡器缓冲输出。
连接到晶体。不要连接时，外部
时钟被施加在X
IN
.
鉴别寄主输出时钟对。
SEE
表1
对于频率/功能。
PCI时钟输出。
是同步的66IN或3V66时钟。看
表1中。
33 - MHz的PCI时钟。
÷2
66IN的副本或3V66时钟可能是自由运行的
（当PCI_STP ＃为低电平时不停止），也可以停止的依赖
SMBus上的编程寄存器字节3 ，位（ 3 ： 5 ） 。
该器件的X缓冲输出的复印件
IN
时钟。
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚和VSSIREF之间。
排位输入锁存S（ 0 ：2）和MULT0 。
当该输入是在逻辑
低时，S （0 ：2）和MULT0被锁存。
固定的48 MHz的USB时钟输出。
固定的48 - MHz的点时钟输出。
3.3V 66 - MHz的固定频率时钟。
3.3V时钟可选，带有SMBus字节0 ，第5位，当字节5 ，第5位。
当字节
0 ，第5位为逻辑1，则该引脚是一个48M的输出时钟。当字节0 ，第5位是
逻辑0 ，这是一个66M输出时钟（默认）。
掉电模式引脚。
逻辑低电平使器件进入
掉电状态。除了SMBus的逻辑所有内部逻辑被关闭。所有
输出缓冲器被停止。
编程输入选择的CPU时钟倍频电流。
56
42
28
39
38
33
35
REF
IREF
VTT_PG ＃
48MUSB
48MDOT
3V66_0
3V66_1/VCH
V
DD
V
DD
V
DD
V
DD48
V
DD48
V
DD
V
DD
O
I
I
O
O
O
O
25
PD ＃
V
DD
I
PU
I
PU
I
I
43
55, 54
29
MULT0
S(0,1)
SDATA
I
I
30
40
34
SCLK
S2
PCI_STP ＃
I
V
DD
V
DD
53
CPU_STP ＃
V
DD
24
21, 22, 23
1, 8, 14, 19, 32,
37, 46, 50
4, 9, 15, 20, 27,
31, 36, 47
41
66IN/3V66_5
66B(0:2)/
3V66(2:4)
V
DD
V
SS
V
SS
IREF
V
DD
V
DD
频率选择输入。
SEE
表1中。
串行数据输入。
符合一个奴隶的SMBus规范
接收/发送装置。接收数据时，它是一个输入。这是一个漏极开路
输出确认或发送数据时。
I
串行时钟输入。
符合SMBus规范。
I
频率选择输入。
SEE
表1中。
这是一个三电平输入被驱动
T
高，低或驱动到一个中间电平。
I
PCI时钟禁止输入。
当置为低电平， PCI （ 0 ： 6 ）的时钟是同步的
PU处于低状态nously禁用。该引脚不影响PCIF （ 0 ： 2 ）时钟“
输出，如果它们被编程为PCIF时钟通过器件的SMBus
界面。
I
CPU时钟禁止输入。
当置为低电平， CPUT （ 0 ： 2 ）时钟是同步的
PU处于高状态， CPUC nously禁用（ 0 ： 2 ）时钟同步
在低状态时禁用。
I / O
输入连接的66CLK （ 0 ： 2 ）输出时钟缓冲器
若S2 = 1时，或者输出
时钟固定的66 - MHz时钟，如果S2 = 0。见
表1中。
O
3.3V时钟输出。
这些时钟缓冲的66IN时钟副本或固定
在66兆赫。看
表1中。
PWR
3.3V电源。
PWR
共同点。
PWR
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚与IREF之间。该引脚也应该返回到设备
V
SS
.
PWR
模拟电源输入。
用于锁相环（ PLL）和内部模拟
电路。它也特别用于检测和确定时，功率是在一个
可接受的电平，以使器件工作。
第20页2
26
V
DDA
–
文件编号： 38-07331牧师* B
CY28346
两线SMBus控制接口
两线控制接口，实现了读/写的奴隶
只有根据SMBus规范接口。
该设备将接受写入到D2的地址和数据的数据
可以读取地址D3回来。它不会以任何其他响应
地址和预先设定的控制寄存器被保留作为
只要权力维护的设备上。
串口控制寄存器
继确认的地址字节，两个额外的
字节必须发送：
1. ??命令代码？字节
2. “字节数”字节。
虽然在该命令中的数据（位）被认为是“不
关心， “它必须被发送，并进行确认。后
命令代码的字节数已经应答响应
锋芒毕露，描述的顺序（字节0 ，字节1和字节2 ）
下面将是有效的，并承认。
字节0 ： CPU时钟寄存器
[2,3]
位
7
6
@Pup
0
0
针＃
描述
扩频启用。 0 =传播关，1 =铺在
这是一个读写控制位。
CPU时钟掉电模式选择。 0 =驱动CPUT （0 ：2）到4或6 IREF和驱动CPUC （0 ：2）的
当PD ＃为低电平低。 1 =三态的所有CPU输出。这仅适用于当
PD ＃为低。它并不适用于CPU_STP ＃ 。
35
3V66_1 / VCH频率选择， 0 = 66M选择， 1 = 48M选择
这是一个读写控制位。
5
4
3
2
1
0
0
引脚53
引脚34
引脚40
55针
引脚54
44,45,48,49,5 CPU_STP ＃ 。反映了外部CPU_STP ＃当前值（销53 ） ，该位
1,52
只读。
10,11,12,13,1反映了内部PCI_STP ＃函数的当前值读出时。内部PCI_STP ＃
6,17,18
是一个逻辑与内部的SMBus寄存器位的功能和外部PCI_STP ＃引脚。
频率选择位2，反映SEL2 （引脚40 ）的值。该位是只读的。
频率选择位1.反映SEL1 （引脚55 ）的值。该位是只读的。
频率选择位0反映SEL0 （引脚54 ）的值。该位是只读的。
字节1 ： CPU时钟寄存器
位
7
6
@Pup
PIN码43
0
针＃
43
53
描述
MULT0 （引脚43 ）值。该位是只读的。
CPUT / C （ 0 ： 2 ）输出功能控制当CPU_STP ＃是断言。 0 =驱动器
CPUT （0 ：2）到4或6 IREF和驱动CPUC （0： 2 ）低时CPU_STP ＃置为LOW。
1 =三态的所有CPU输出。该位将覆盖字节0 ，位6 ，使得即使是0 ，
当PD ＃变低了CPU的输出将是三态。
CPU2功能控制当CPU_STP ＃为低电平。 1 =自由运行， 0 =
停低配CPU_STP ＃置为低电平。这是一个读写控制位。
CPU1功能控制当CPU_STP ＃为低电平。 1 =自由运行， 0 =
停低配CPU_STP ＃置为低电平。这是一个读写控制位。
CPUT0功能控制当CPU_STP ＃为低电平。 1 =自由运行， 0 =
停低配CPU_STP ＃置为低电平。这是一个读写控制位。
CPUT / C2输出控制。 1 =启用， 0 =禁用高和CPUC2禁用低。这
是读写控制位。
CPUT / C1输出控制。 1 =启用， 0 =禁用高和CPUC1禁用低。这
是读写控制位。
CPUT / C0输出控制。 1 =启用， 0 =禁用高和CPUC0禁用低。这
是读写控制位。
5
4
3
2
1
0
0
0
0
1
1
1
44,45
48,49
51,52
44,45
48,49
51,52
注意事项：
2. PU =内部上拉电阻。 PD =内部上拉下来。 T =三电平逻辑输入低电平有效逻辑电压= < 0.8V ， T = 1.0 - 1.8V和HIGH = > 2.0V 。
3. “针＃ ”列中列出了相关的引脚数，其中适用。在“ @Pup ”一栏给出了在上电时的默认状态。
文件编号： 38-07331牧师* B
第20页3
CY28346
字节2 ： PCI时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
1
1
1
1
1
1
针＃
53
18
17
16
13
12
11
10
描述
REF输出控制。 0 =高强度， 1 =低强度。
PCI6输出控制。 1 =启用， 0 =强制为低。
PCI5输出控制。 1 =启用， 0 =强制为低。
PCI4输出控制。 1 =启用， 0 =强制为低。
PCI3输出控制。 1 =启用， 0 =强制为低。
PCI2输出控制。 1 =启用， 0 =强制为低。
PCI1输出控制。 1 =启用， 0 =强制为低。
PCI0输出控制。 1 =启用， 0 =强制为低。
字节3 ： PCI_F时钟和48M控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
1
1
0
0
0
1
1
1
针＃
38
39
7
6
5
7
6
5
描述
48MDOT输出控制。 1 =启用， 0 =强制为低。
48MUSB输出控制。 1 =启用， 0 =强制为低。
PCI_STP ＃ ， PCI_F2控制。 0 =自由运行， 1 =当PCI_STP ＃为低电平停止。
PCI_STP ＃ ， PCI_F1控制。 0 =自由运行， 1 =当PCI_STP ＃为低电平停止。
PCI_STP ＃ ， PCI_F0控制。 0 =自由运行， 1 =当PCI_STP ＃为低电平停止。
PCI_F2输出控制。 1 =运行， 0 =强制为低。
PCI_F1输出控制。 1 =运行， 0 =强制为低。
PCI_F0输出控制。 1 =运行， 0 =强制为低。
字节4 ： DRCG控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
0
1
1
1
1
1
1
33
35
24
23
22
21
针＃
版权所有。设置为0 。
3V66_0输出启用。 1 =启用， 0 =禁用。
3V66_1 / VCH输出使能。 1 =启用， 0 =禁用。
3V66_5输出使能。 1 =启用， 0 =禁用。
66B2 / 3V66_4输出启用。 1 =启用， 0 =禁用。
66B1 / 3V66_3输出启用。 1 =启用， 0 =禁用。
66B0 / 3V66_2输出启用。 1 =启用， 0 =禁用。
描述
SS2扩频控制位（ 0 =向下蔓延， 1 =中间差价） 。
字节5 ：时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
0
0
0
0
0
0
针＃
SS1扩频控制位。
SS0扩频控制位。
66IN到66M的延迟控制MSB 。
66IN到66M的延迟控制LSB 。
版权所有。设置为0 。
48MDOT边缘速率控制。当设置为1时，边缘是由15 ％下降。
版权所有。设置为0 。
USB边沿速率控制。当设置为1时，边缘是由15 ％下降。
描述
文件编号： 38-07331牧师* B
第20页4
CY28346
字节6 ：硅签字注册
[4]
（所有位都是只读的）
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
1
0
0
1
1
供应商代码= 0011
针＃
修订版= 0001
描述
字节7 ：保留注册
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
针＃
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
描述
字节8 ：打电话问频率控制寄存器N
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
N6 ， MSB
N5
N4
N3
N2
N3
N0 ， LSB
名字
版权所有。设置为0 。
这些位编程PLL的内部N寄存器。这个访问允许用户
修改CPU频率以非常高的分辨率（精度） 。所有其他同步时钟
（来自同样的PLL产生的时钟，如PCI ）保持在其现有的比率
相对于CPU时钟。
描述
字节9 ：打电话问频率控制寄存器R
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
R5 ， MSB
R4
R3
R2
R1
R0
DAF_ENB
R和N寄存器的复用器选择。 0 = R和N的值来从ROM 。 1 =数据加载
从DAF （ SMBus的）寄存器。
名字
版权所有。设置为0 。
这些位编程PLL的内部R寄存器。这个访问允许用户
修改CPU频率以非常高的分辨率（精度） 。所有其他同步时钟
（来自同样的PLL产生的时钟，如PCI ）保持在其现有的比率
相对于CPU时钟。
描述
注意：
4.当写入该寄存器时，器件会确认写操作，但数据本身将被忽略。
文件编号： 38-07331牧师* B
第20页5
CY28346
时钟合成器，差分CPU输出
特点
符合Intel
CK 408手机时钟合成器
特定网络阳离子
3.3V电源
三个差分CPU时钟
十份PCI时钟
表1.频率表
[1]
S2
1
1
1
1
0
0
0
0
M
M
S1
0
0
1
1
0
0
1
1
0
0
S0
0
1
0
1
0
1
0
1
0
1
的CPU （0： 2）
66M
100M
200M
133M
66M
100M
200M
133M
高阻
TCLK/2
3V66
66M
66M
66M
66M
66M
66M
66M
66M
高阻
TCLK/4
66BUFF （0： 2）/
3V66(0:4)
66IN
66IN
66IN
66IN
66M
66M
66M
66M
高阻
TCLK/4
66IN/3V66–5
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66M
66M
66M
66M
高阻
TCLK/4
PCI_FPCI
66IN/2
66IN/2
66IN/2
66IN/2
33 M
33 M
33 M
33 M
高阻
TCLK/8
REF
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
高阻
TCLK
USB /
DOT
48M
48M
48M
48M
48M
48M
48M
48M
高阻
TCLK/2
5/6份3V66时钟
SMBus支持与回读功能
扩频电磁干扰（ EMI ）
减少
打电话问频功能
打电话问分贝功能
56引脚TSSOP和SSOP封装
框图
XIN
XOUT
PLL1
CPU_STP ＃
IREF
VSSIREF
S(0:2)
MULT0
VTT_PG ＃
PCI_STP ＃
PLL2
WD
逻辑
I2C
逻辑
动力
截至逻辑
/2
引脚配置
REF
CPUT （0 ：2）的
CPUC （0 ：2）的
VDD
XIN
XOUT
VSS
PCIF0
PCIF1
PCIF2
VDD
VSS
PCI0
PCI1
PCI2
PCI3
VDD
VSS
PCI4
PCI5
PCI6
VDD
VSS
66B0/3V66_2
66B1/3V66_3
66B2/3V66_4
66IN/3V66_5
PD ＃
VDDA
VSSA
VTT_PG ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
S1
S0
CPU_STP ＃
CPUT0
CPUC0
VDD
CPUT1
CPUC1
VSS
VDD
CPUT2
CPUC2
MULT0
IREF
VSSIREF
S2
48MUSB
48MDOT
VDD
VSS
3V66_1/VCH
PCI_STP ＃
3V66_0
VDD
VSS
SCLK
SDATA
3V66_0
3V66_1/VCH
PCI （ 0:6 ）
PCI_F （0 ：2）的
48M USB
48M DOT
CY28346
PD ＃
SDATA
SCLK
VDDA
66B [0： 2 ] / 3V66 [2： 4]
66IN/3V66-5
注意：
1. TCLK是一个测试时钟测试模式驱动的XTAL_IN输入。 M =驱动1.0V和1.8V之间的电平。如果S2引脚为A M级电期间，一
0状态将被锁存到器件的内部状态寄存器。
赛普拉斯半导体公司
文件编号： 38-07331牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年3月11日
CY28346
引脚说明
针
2
3
52, 51, 49, 48,
45, 44
10, 11, 12, 13,
16, 17, 18
5, 6, 7
名字
XIN
XOUT
CPUT （0 ：2），
CPUC （0 ：2）的
PCI （ 0:6 ）
PCIF （0 ：2）的
PWR
V
DD
V
DD
V
DDP
V
DD
V
DD
V
DD
V
DD
V
DD48
V
DD48
V
DD
V
DD
V
DD
I / O
I
O
O
O
O
描述
振荡器缓冲器输入。
连接到晶体或外部时钟。
振荡器缓冲输出。
连接到晶体。不要连接时，外部
时钟被施加在X
IN
.
鉴别寄主输出时钟对。
SEE
表1
对于频率/功能。
PCI时钟输出。
是同步的66IN或3V66时钟。看
表1中。
33 - MHz的PCI时钟。
÷2
66IN的副本或3V66时钟可能是自由运行的
（当PCI_STP ＃为低电平时不停止），也可以停止的依赖
SMBus上的编程寄存器字节3 ，位（ 3 ： 5 ） 。
该器件的X缓冲输出的复印件
IN
时钟。
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚和VSSIREF之间。
排位输入锁存S（ 0 ：2）和MULT0 。
当该输入是在逻辑
低时，S （0 ：2）和MULT0被锁存。
固定的48 MHz的USB时钟输出。
固定的48 - MHz的点时钟输出。
3.3V 66 - MHz的固定频率时钟。
3.3V时钟可选，带有SMBus字节0 ，第5位，当字节5 ，第5位。
当字节
0 ，第5位为逻辑1，则该引脚是一个48M的输出时钟。当字节0 ，第5位是
逻辑0 ，这是一个66M输出时钟（默认）。
掉电模式引脚。
逻辑低电平使器件进入
掉电状态。除了SMBus的逻辑所有内部逻辑被关闭。所有
输出缓冲器被停止。
编程输入选择的CPU时钟倍频电流。
56
42
28
39
38
33
35
REF
IREF
VTT_PG ＃
48MUSB
48MDOT
3V66_0
3V66_1/VCH
O
I
I
O
O
O
O
25
PD ＃
I
PU
I
PU
I
I
43
55, 54
29
MULT0
S(0,1)
SDATA
I
I
30
40
34
SCLK
S2
PCI_STP ＃
I
V
DD
V
DD
53
CPU_STP ＃
V
DD
V
DD
V
DD
24
21, 22, 23
1, 8, 14, 19, 32,
37, 46, 50
4, 9, 15, 20, 27,
31, 36, 47
41
66IN/3V66_5
66B(0:2)/
3V66(2:4)
V
DD
V
SS
V
SS
IREF
V
DDA
频率选择输入。
SEE
表1中。
串行数据输入。
符合一个奴隶的SMBus规范
接收/发送装置。接收数据时，它是一个输入。这是一个漏极开路
输出确认或发送数据时。
I
串行时钟输入。
符合SMBus规范。
I
频率选择输入。
SEE
表1中。
这是一个三电平输入被驱动
T
高，低或驱动到一个中间电平。
I
PCI时钟禁止输入。
当置为低电平， PCI （ 0 ： 6 ）的时钟是同步的
PU处于低状态nously禁用。该引脚不影响PCIF （ 0 ： 2 ）时钟“
输出，如果它们被编程为PCIF时钟通过器件的SMBus
界面。
I
CPU时钟禁止输入。
当置为低电平， CPUT （ 0 ： 2 ）时钟
PU禁用同步在高状态， CPUC （ 0 ： 2 ）时钟是同步的
处于低状态nously禁用。
I / O
输入连接的66CLK （ 0 ： 2 ）输出时钟缓冲器
若S2 = 1时，或者输出
时钟固定的66 - MHz时钟，如果S2 = 0。见
表1中。
O
3.3V时钟输出。
这些时钟缓冲的66IN时钟副本或固定
在66兆赫。看
表1中。
PWR
3.3V电源。
PWR
共同点。
PWR
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚与IREF之间。该引脚也应该返回到设备
V
SS
.
PWR
模拟电源输入。
用于锁相环（ PLL）和内部模拟
电路。它也特别用于检测和确定时，功率是在一个
可接受的电平，以使器件工作。
第20页2
26
–
文件编号： 38-07331牧师* C
CY28346
两线SMBus控制接口
两线控制接口，实现了读/写的奴隶
只有根据SMBus规范接口。
该设备将接受写入到D2的地址和数据的数据
可以读取地址D3回来。它不会以任何响应
其他地址和预先设定的控制寄存器
只要保留为权力维护的设备上。
串口控制寄存器
继确认的地址字节，两个额外的
字节必须发送：
1. ??命令代码？字节
2. “字节数”字节。
虽然在该命令中的数据（位）被认为是“不
关心， “它必须被发送，并进行确认。后
命令代码的字节数已经应答响应
锋芒毕露，描述的顺序（字节0 ，字节1和字节2 ）
下面将是有效的，并承认。
字节0 ： CPU时钟寄存器
[2,3]
位
7
6
@Pup
0
0
针＃
描述
扩频启用。 0 =传播关，1 =铺在
这是一个读写控制位。
CPU时钟掉电模式选择。 0 =驱动CPUT （0 ：2）到4或6 IREF和驱动
CPUC （ 0 ： 2）低时， PD ＃为低电平。 1 =三态的所有CPU输出。这是唯一的
适用于当PD ＃为低。它并不适用于CPU_STP ＃ 。
35
3V66_1 / VCH频率选择， 0 = 66M选择， 1 = 48M选择
这是一个读写控制位。
5
4
3
2
1
0
0
引脚53
引脚34
引脚40
55针
引脚54
44,45,48,49,5 CPU_STP ＃ 。反映了外部CPU_STP ＃当前值（销53 ） ，该位
1,52
只读。
10,11,12,13,16反映了内部PCI_STP ＃函数的当前值读出时。内部PCI_STP ＃
,17,18
是一个逻辑与内部的SMBus寄存器位的功能和外部PCI_STP ＃引脚。
频率选择位2，反映SEL2 （引脚40 ）的值。该位是只读的。
频率选择位1.反映SEL1 （引脚55 ）的值。该位是只读的。
频率选择位0反映SEL0 （引脚54 ）的值。该位是只读的。
字节1 ： CPU时钟寄存器
位
7
6
@Pup
PIN码43
0
针＃
43
53
描述
MULT0 （引脚43 ）值。该位是只读的。
CPUT / C （ 0 ： 2 ）输出功能控制当CPU_STP ＃是断言。 0 =驱动器
CPUT （0 ：2）到4或6 IREF和驱动CPUC （0： 2 ）低时CPU_STP ＃置为LOW。
1 =三态的所有CPU输出。该位将覆盖字节0 ，位6 ，使得即使是0 ，
当PD ＃变低了CPU的输出将是三态。
CPU2功能控制当CPU_STP ＃为低电平。 1 =自由运行， 0 =
停低配CPU_STP ＃置为低电平。这是一个读写控制位。
CPU1功能控制当CPU_STP ＃为低电平。 1 =自由运行， 0 =
停低配CPU_STP ＃置为低电平。这是一个读写控制位。
CPUT0功能控制当CPU_STP ＃为低电平。 1 =自由运行， 0 =
停低配CPU_STP ＃置为低电平。这是一个读写控制位。
CPUT / C2输出控制。 1 =启用， 0 =禁用高和CPUC2禁用低。这
是读写控制位。
CPUT / C1输出控制。 1 =启用， 0 =禁用高和CPUC1禁用低。这
是读写控制位。
CPUT / C0输出控制。 1 =启用， 0 =禁用高和CPUC0禁用低。这
是读写控制位。
5
4
3
2
1
0
0
0
0
1
1
1
44,45
48,49
51,52
44,45
48,49
51,52
注意事项：
2. PU =内部上拉电阻。 PD =内部上拉下来。 T =三电平逻辑输入低电平有效逻辑电压= < 0.8V ， T = 1.0 - 1.8V和HIGH = > 2.0V 。
3. “针＃ ”列中列出了相关的引脚数，其中适用。在“ @Pup ”一栏给出了在上电时的默认状态。
文件编号： 38-07331牧师* C
第20页3
CY28346
字节2 ： PCI时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
1
1
1
1
1
1
针＃
53
18
17
16
13
12
11
10
描述
REF输出控制。 0 =高强度， 1 =低强度。
PCI6输出控制。 1 =启用， 0 =强制为低。
PCI5输出控制。 1 =启用， 0 =强制为低。
PCI4输出控制。 1 =启用， 0 =强制为低。
PCI3输出控制。 1 =启用， 0 =强制为低。
PCI2输出控制。 1 =启用， 0 =强制为低。
PCI1输出控制。 1 =启用， 0 =强制为低。
PCI0输出控制。 1 =启用， 0 =强制为低。
字节3 ： PCI_F时钟和48M控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
1
1
0
0
0
1
1
1
针＃
38
39
7
6
5
7
6
5
描述
48MDOT输出控制。 1 =启用， 0 =强制为低。
48MUSB输出控制。 1 =启用， 0 =强制为低。
PCI_STP ＃ ， PCI_F2控制。 0 =自由运行， 1 =当PCI_STP ＃为低电平停止。
PCI_STP ＃ ， PCI_F1控制。 0 =自由运行， 1 =当PCI_STP ＃为低电平停止。
PCI_STP ＃ ， PCI_F0控制。 0 =自由运行， 1 =当PCI_STP ＃为低电平停止。
PCI_F2输出控制。 1 =运行， 0 =强制为低。
PCI_F1输出控制。 1 =运行， 0 =强制为低。
PCI_F0输出控制。 1 =运行， 0 =强制为低。
字节4 ： DRCG控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
0
1
1
1
1
1
1
33
35
24
23
22
21
针＃
版权所有。设置为0 。
3V66_0输出启用。 1 =启用， 0 =禁用。
3V66_1 / VCH输出使能。 1 =启用， 0 =禁用。
3V66_5输出使能。 1 =启用， 0 =禁用。
66B2 / 3V66_4输出启用。 1 =启用， 0 =禁用。
66B1 / 3V66_3输出启用。 1 =启用， 0 =禁用。
66B0 / 3V66_2输出启用。 1 =启用， 0 =禁用。
描述
SS2扩频控制位（ 0 =向下蔓延， 1 =中间差价） 。
字节5 ：时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
0
0
0
0
0
0
针＃
SS1扩频控制位。
SS0扩频控制位。
66IN到66M的延迟控制MSB 。
66IN到66M的延迟控制LSB 。
版权所有。设置为0 。
48MDOT边缘速率控制。当设置为1时，边缘是由15 ％下降。
版权所有。设置为0 。
USB边沿速率控制。当设置为1时，边缘是由15 ％下降。
描述
文件编号： 38-07331牧师* C
第20页4
CY28346
字节6 ：硅签字注册
[4]
（所有位都是只读的）
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
1
0
0
1
1
供应商代码= 0011
针＃
修订版= 0001
描述
字节7 ：保留注册
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
针＃
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
描述
字节8 ：打电话问频率控制寄存器N
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
N6 ， MSB
N5
N4
N3
N2
N3
N0 ， LSB
名字
版权所有。设置为0 。
这些位编程PLL的内部N寄存器。这个访问允许用户
修改CPU频率以非常高的分辨率（精度） 。所有其他同步时钟
（来自同样的PLL产生的时钟，如PCI ）保持在其现有的比率
相对于CPU时钟。
描述
字节9 ：打电话问频率控制寄存器R
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
R5 ， MSB
R4
R3
R2
R1
R0
DAF_ENB
R和N寄存器的复用器选择。 0 = R和N的值来从ROM 。 1 =数据加载
从DAF （ SMBus的）寄存器。
名字
版权所有。设置为0 。
这些位编程PLL的内部R寄存器。这个访问允许用户
修改CPU频率以非常高的分辨率（精度） 。所有其他同步时钟
（来自同样的PLL产生的时钟，如PCI ）保持在其现有的比率
相对于CPU时钟。
描述
注意：
4.当写入该寄存器时，器件会确认写操作，但数据本身将被忽略。
文件编号： 38-07331牧师* C
第20页5
CY28346
时钟合成器，差分CPU输出
特点
符合Intel
CK 408手机时钟合成器
特定网络阳离子
3.3V电源
三个差分CPU时钟
十份PCI时钟
表1.频率表
[1]
S2
1
1
1
1
0
0
0
0
M
M
S1
0
0
1
1
0
0
1
1
0
0
S0
0
1
0
1
0
1
0
1
0
1
的CPU （0： 2）
66M
100M
200M
133M
66M
100M
200M
133M
高阻
TCLK/2
3V66
66M
66M
66M
66M
66M
66M
66M
66M
高阻
TCLK/4
66BUFF （0： 2）/
3V66(0:4)
66IN
66IN
66IN
66IN
66M
66M
66M
66M
高阻
TCLK/4
66IN/3V66–5
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66M
66M
66M
66M
高阻
TCLK/4
PCI_FPCI
66IN/2
66IN/2
66IN/2
66IN/2
33 M
33 M
33 M
33 M
高阻
TCLK/8
REF
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
高阻
TCLK
USB /
DOT
48M
48M
48M
48M
48M
48M
48M
48M
高阻
TCLK/2
5/6份3V66时钟
SMBus支持与回读功能
扩频电磁干扰（ EMI ）
减少
打电话问频功能
打电话问分贝功能
56引脚TSSOP和SSOP封装
框图
XIN
XOUT
PLL1
CPU_STP ＃
IREF
VSSIREF
S(0:2)
MULT0
VTT_PG ＃
PCI_STP ＃
PLL2
/2
引脚配置
REF
VDD
XIN
XOUT
VSS
PCIF0
PCIF1
PCIF2
VDD
VSS
PCI0
PCI1
PCI2
PCI3
VDD
VSS
PCI4
PCI5
PCI6
VDD
VSS
66B0/3V66_2
66B1/3V66_3
66B2/3V66_4
66IN/3V66_5
PD ＃
VDDA
VSSA
VTT_PG ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
S1
S0
CPU_STP ＃
CPUT0
CPUC0
VDD
CPUT1
CPUC1
VSS
VDD
CPUT2
CPUC2
MULT0
IREF
VSSIREF
S2
48MUSB
48MDOT
VDD
VSS
3V66_1/VCH
PCI_STP ＃
3V66_0
VDD
VSS
SCLK
SDATA
CPUT （0 ：2）的
CPUC （0 ：2）的
3V66_0
3V66_1/VCH
PCI （ 0:6 ）
PCI_F （0 ：2）的
48M USB
48M DOT
CY28346
PD ＃
SDATA
SCLK
VDDA
WD
逻辑
I2C
逻辑
66B [0： 2 ] / 3V66 [2： 4]
动力
截至逻辑
66IN/3V66-5
注意：
1. TCLK是一个测试时钟测试模式驱动的XTAL_IN输入。 M =驱动1.0V和1.8V之间的电平。如果S2引脚为A M级电期间，一
0状态将被锁存到器件的内部状态寄存器。
1.0版， 2006年11月24日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
分页： 19 1
www.SpectraLinear.com
CY28346
引脚说明
针
2
3
52, 51, 49, 48,
45, 44
10, 11, 12, 13,
16, 17, 18
5, 6, 7
名字
XIN
XOUT
CPUT （0 ：2），
CPUC （0 ：2）的
PCI （ 0:6 ）
PCIF （0 ：2）的
PWR
V
DD
V
DD
V
DDP
V
DD
I / O
I
O
O
O
O
描述
振荡器缓冲器输入。
连接到晶体或外部时钟。
振荡器缓冲输出。
连接到晶体。不要连接时，外部
时钟被施加在X
IN
.
鉴别寄主输出时钟对。
SEE
表1
对于频率/功能。
PCI时钟输出。
是同步的66IN或3V66时钟。看
表1中。
33MHz的PCI时钟。
2份66IN或3V66时钟，可能是自由运行
（当PCI_STP ＃为低电平时不停止），也可以停止的依赖
SMBus上的编程寄存器字节3 ，位（ 3 ： 5 ） 。
该器件的X缓冲输出的复印件
IN
时钟。
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚和VSSIREF之间。
排位输入锁存S（ 0 ：2）和MULT0 。
当该输入是在逻辑
低时，S （0 ：2）和MULT0被锁存。
固定48 MHz的USB时钟输出。
固定48 MHz的点时钟输出。
3.3V 66 MHz的固定频率时钟。
3.3V时钟可选，带有SMBus字节0 ，第5位，当字节5 ，第5位。
当字节
0 ，第5位为逻辑1，则该引脚是一个48M的输出时钟。当字节0 ，第5位是
逻辑0 ，这是一个66M输出时钟（默认）。
掉电模式引脚。
逻辑低电平使器件进入
掉电状态。除了SMBus的逻辑所有内部逻辑被关闭。所有
输出缓冲器被停止。
编程输入选择的CPU时钟倍频电流。
56
42
28
39
38
33
35
REF
IREF
VTT_PG ＃
48MUSB
48MDOT
3V66_0
3V66_1/VCH
V
DD
V
DD
V
DD
V
DD48
V
DD48
V
DD
V
DD
O
I
I
O
O
O
O
25
PD ＃
V
DD
I
PU
I
PU
I
I
43
55, 54
29
MULT0
S(0,1)
SDATA
I
I
30
40
34
SCLK
S2
PCI_STP ＃
I
V
DD
V
DD
53
CPU_STP ＃
V
DD
24
21, 22, 23
1, 8, 14, 19, 32,
37, 46, 50
4, 9, 15, 20, 27,
31, 36, 47
41
66IN/3V66_5
66B(0:2)/
3V66(2:4)
V
DD
V
SS
V
SS
IREF
V
DD
V
DD
频率选择输入。
SEE
表1中。
串行数据输入。
符合一个奴隶的SMBus规范
接收/发送装置。接收数据时，它是一个输入。这是一个漏极开路
输出确认或发送数据时。
I
串行时钟输入。
符合SMBus规范。
I
频率选择输入。
SEE
表1中。
这是一个三电平输入被驱动
T
高，低或驱动到一个中间电平。
I
PCI时钟禁止输入。
当置为低电平， PCI （ 0 ： 6 ）的时钟是同步的
PU处于低状态nously禁用。该引脚不影响PCIF （ 0 ： 2 ）时钟“
输出，如果它们被编程为PCIF时钟通过器件的SMBus
界面。
I
CPU时钟禁止输入。
当置为低电平， CPUT （ 0 ： 2 ）时钟
PU禁用同步在高状态， CPUC （ 0 ： 2 ）时钟是同步的
处于低状态nously禁用。
I / O
输入连接的66CLK （ 0 ： 2 ）输出时钟缓冲器
若S2 = 1时，或者输出
时钟固定的66 - MHz时钟，如果S2 = 0。见
表1中。
O
3.3V时钟输出。
这些时钟缓冲的66IN时钟副本或固定
在66兆赫。看
表1中。
PWR
3.3V电源。
PWR
共同点。
PWR
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚与IREF之间。该引脚也应该返回到设备
V
SS
.
PWR
模拟电源输入。
用于锁相环（ PLL）和内部模拟
电路。它也特别用于检测和确定时，功率是在一个
可接受的电平，以使器件工作。
第19 2
26
V
DDA
–
1.0版， 2006年11月24日
CY28346
两线SMBus控制接口
两线控制接口，实现了读/写的奴隶
只有根据SMBus规范接口。
该设备将接受写入到D2的地址和数据的数据
可以读取地址D3回来。它不会以任何响应
其他地址和预先设定的控制寄存器
只要保留为权力维护的设备上。
串口控制寄存器
继确认的地址字节，两个额外的
字节必须发送：
1. ??命令代码？字节
2. “字节数”字节。
虽然在该命令中的数据（位）被认为是“不
关心， “它必须被发送，并进行确认。后
命令代码的字节数已经应答响应
锋芒毕露，描述的顺序（字节0 ，字节1和字节2 ）
下面将是有效的，并承认。
字节0 ： CPU时钟寄存器
[2,3]
位
7
6
@Pup
0
0
针＃
描述
扩频启用。 0 =传播关，1 =铺在
这是一个读写控制位。
CPU时钟掉电模式选择。 0 =驱动CPUT （0 ：2）到4或6 IREF和驱动
CPUC （ 0 ： 2）低时， PD ＃为低电平。 1 =三态的所有CPU输出。这是唯一的
适用于当PD ＃为低。它并不适用于CPU_STP ＃ 。
35
3V66_1 / VCH频率选择， 0 = 66M选择， 1 = 48M选择
这是一个读写控制位。
5
4
3
2
1
0
0
引脚53
引脚34
引脚40
55针
引脚54
44,45,48,49,5 CPU_STP ＃ 。反映了外部CPU_STP ＃当前值（销53 ） ，该位
1,52
只读。
10,11,12,13,16反映了内部PCI_STP ＃函数的当前值读出时。内部PCI_STP ＃
,17,18
是一个逻辑与内部的SMBus寄存器位的功能和外部PCI_STP ＃引脚。
频率选择位2，反映SEL2 （引脚40 ）的值。该位是只读的。
频率选择位1.反映SEL1 （引脚55 ）的值。该位是只读的。
频率选择位0反映SEL0 （引脚54 ）的值。该位是只读的。
字节1 ： CPU时钟寄存器
位
7
6
@Pup
PIN码43
0
针＃
43
53
描述
MULT0 （引脚43 ）值。该位是只读的。
CPUT / C （ 0 ： 2 ）输出功能控制当CPU_STP ＃是断言。 0 =驱动器
CPUT （0 ：2）到4或6 IREF和驱动CPUC （0： 2 ）低时CPU_STP ＃置为LOW。
1 =三态的所有CPU输出。该位将覆盖字节0 ，位6 ，使得即使是0 ，
当PD ＃变低了CPU的输出将是三态。
CPU2功能控制当CPU_STP ＃为低电平。 1 =自由运行， 0 =
停低配CPU_STP ＃置为低电平。这是一个读写控制位。
CPU1功能控制当CPU_STP ＃为低电平。 1 =自由运行， 0 =
停低配CPU_STP ＃置为低电平。这是一个读写控制位。
CPUT0功能控制当CPU_STP ＃为低电平。 1 =自由运行， 0 =
停低配CPU_STP ＃置为低电平。这是一个读写控制位。
CPUT / C2输出控制。 1 =启用， 0 =禁用高和CPUC2禁用低。这
是读写控制位。
CPUT / C1输出控制。 1 =启用， 0 =禁用高和CPUC1禁用低。这
是读写控制位。
CPUT / C0输出控制。 1 =启用， 0 =禁用高和CPUC0禁用低。这
是读写控制位。
5
4
3
2
1
0
0
0
0
1
1
1
44,45
48,49
51,52
44,45
48,49
51,52
注意事项：
2. PU =内部上拉电阻。 PD =内部上拉下来。 T =三电平逻辑输入低电平有效逻辑电压= < 0.8V ， T = 1.0 - 1.8V和HIGH = > 2.0V 。
3. “针＃ ”列中列出了相关的引脚数，其中适用。在“ @Pup ”一栏给出了在上电时的默认状态。
1.0版， 2006年11月24日
第19 3
CY28346
字节2 ： PCI时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
1
1
1
1
1
1
针＃
53
18
17
16
13
12
11
10
描述
REF输出控制。 0 =高强度， 1 =低强度。
PCI6输出控制。 1 =启用， 0 =强制为低。
PCI5输出控制。 1 =启用， 0 =强制为低。
PCI4输出控制。 1 =启用， 0 =强制为低。
PCI3输出控制。 1 =启用， 0 =强制为低。
PCI2输出控制。 1 =启用， 0 =强制为低。
PCI1输出控制。 1 =启用， 0 =强制为低。
PCI0输出控制。 1 =启用， 0 =强制为低。
字节3 ： PCI_F时钟和48M控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
1
1
0
0
0
1
1
1
针＃
38
39
7
6
5
7
6
5
描述
48MDOT输出控制。 1 =启用， 0 =强制为低。
48MUSB输出控制。 1 =启用， 0 =强制为低。
PCI_STP ＃ ， PCI_F2控制。 0 =自由运行， 1 =当PCI_STP ＃为低电平停止。
PCI_STP ＃ ， PCI_F1控制。 0 =自由运行， 1 =当PCI_STP ＃为低电平停止。
PCI_STP ＃ ， PCI_F0控制。 0 =自由运行， 1 =当PCI_STP ＃为低电平停止。
PCI_F2输出控制。 1 =运行， 0 =强制为低。
PCI_F1输出控制。 1 =运行， 0 =强制为低。
PCI_F0输出控制。 1 =运行， 0 =强制为低。
字节4 ： DRCG控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
0
1
1
1
1
1
1
33
35
24
23
22
21
针＃
版权所有。设置为0 。
3V66_0输出启用。 1 =启用， 0 =禁用。
3V66_1 / VCH输出使能。 1 =启用， 0 =禁用。
3V66_5输出使能。 1 =启用， 0 =禁用。
66B2 / 3V66_4输出启用。 1 =启用， 0 =禁用。
66B1 / 3V66_3输出启用。 1 =启用， 0 =禁用。
66B0 / 3V66_2输出启用。 1 =启用， 0 =禁用。
描述
SS2扩频控制位（ 0 =向下蔓延， 1 =中间差价） 。
字节5 ：时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
0
0
0
0
0
0
针＃
SS1扩频控制位。
SS0扩频控制位。
66IN到66M的延迟控制MSB 。
66IN到66M的延迟控制LSB 。
版权所有。设置为0 。
48MDOT边缘速率控制。当设置为1时，边缘是由15 ％下降。
版权所有。设置为0 。
USB边沿速率控制。当设置为1时，边缘是由15 ％下降。
描述
1.0版， 2006年11月24日
第19 4
CY28346
字节6 ：硅签字注册
[4]
（所有位都是只读的）
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
1
0
0
1
1
供应商代码= 0011
针＃
修订版= 0001
描述
字节7 ：保留注册
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
针＃
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
描述
字节8 ：打电话问频率控制寄存器N
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
N6 ， MSB
N5
N4
N3
N2
N3
N0 ， LSB
名字
版权所有。设置为0 。
这些位编程PLL的内部N寄存器。这个访问允许用户
修改CPU频率以非常高的分辨率（精度） 。所有其他同步时钟
（来自同样的PLL产生的时钟，如PCI ）保持在其现有的比率
相对于CPU时钟。
描述
字节9 ：打电话问频率控制寄存器R
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
R5 ， MSB
R4
R3
R2
R1
R0
DAF_ENB
R和N寄存器的复用器选择。 0 = R和N的值来从ROM 。 1 =数据加载
从DAF （ SMBus的）寄存器。
名字
版权所有。设置为0 。
这些位编程PLL的内部R寄存器。这个访问允许用户
修改CPU频率以非常高的分辨率（精度） 。所有其他同步时钟
（来自同样的PLL产生的时钟，如PCI ）保持在其现有的比率
相对于CPU时钟。
描述
注意：
4.当写入该寄存器时，器件会确认写操作，但数据本身将被忽略。
1.0版， 2006年11月24日
第19 5
CY28346
时钟合成器，差分CPU输出
特点
符合英特尔CK 408手机时钟合成器
特定网络阳离子
3.3V电源
三个差分CPU时钟
十份PCI时钟
表1.频率表
[1]
S2
1
1
1
1
0
0
0
0
M
M
S1
0
0
1
1
0
0
1
1
0
0
S0
0
1
0
1
0
1
0
1
0
1
的CPU （0： 2）
66M
100M
200M
133M
66M
100M
200M
133M
高阻
TCLK/2
3V66
66M
66M
66M
66M
66M
66M
66M
66M
高阻
TCLK/4
66BUFF （0： 2）/
3V66(0:4)
66IN
66IN
66IN
66IN
66M
66M
66M
66M
高阻
TCLK/4
66IN/3V66–5
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66 - MHz时钟输入
66M
66M
66M
66M
高阻
TCLK/4
PCI_FPCI
66IN/2
66IN/2
66IN/2
66IN/2
33 M
33 M
33 M
33 M
高阻
TCLK/8
REF
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
高阻
TCLK
USB / DOT
48M
48M
48M
48M
48M
48M
48M
48M
高阻
TCLK/2
5/6份3V66时钟
SMBus支持与回读功能
扩频电磁干扰（ EMI ）
减少
打电话问频功能
打电话问分贝功能
56引脚TSSOP和SSOP封装
框图
XIN
XOUT
PLL1
CPU_STP ＃
IREF
VSSIREF
S(0:2)
MULT0
VTT_PG ＃
PCI_STP ＃
PLL2
/2
引脚配置
REF
VDD
XIN
XOUT
VSS
PCIF0
PCIF1
PCIF2
VDD
VSS
PCI0
PCI1
PCI2
PCI3
VDD
VSS
PCI4
PCI5
PCI6
VDD
VSS
66B0/3V66_2
66B1/3V66_3
66B2/3V66_4
66IN/3V66_5
PD ＃
VDDA
VSSA
VTT_PG ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
S1
S0
CPU_STP ＃
CPUT0
CPUC0
VDD
CPUT1
CPUC1
VSS
VDD
CPUT2
CPUC2
MULT0
IREF
VSSIREF
S2
48MUSB
48MDOT
VDD
VSS
3V66_1/VCH
PCI_STP ＃
3V66_0
VDD
VSS
SCLK
SDATA
CPUT （0 ：2）的
CPUC （0 ：2）的
3V66_0
3V66_1/VCH
PCI （ 0:6 ）
PCI_F （0 ：2）的
48M USB
48M DOT
CY28346
PD ＃
SDATA
SCLK
VDDA
WD
逻辑
I2C
逻辑
66B [0： 2 ] / 3V66 [2： 4]
动力
截至逻辑
66IN/3V66-5
注意：
1. TCLK是一个测试时钟测试模式驱动的XTAL_IN输入。 M =驱动1.0V和1.8V之间的电平。如果S2引脚为A M级电期间，一
0状态将被锁存到器件的内部状态寄存器。
赛普拉斯半导体公司
文件编号： 38-07331牧师* B
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年12月26日
CY28346
引脚说明
针
2
3
52, 51, 49, 48,
45, 44
10, 11, 12, 13,
16, 17, 18
5, 6, 7
名字
XIN
XOUT
CPUT （0 ：2），
CPUC （0 ：2）的
PCI （ 0:6 ）
PCIF （0 ：2）的
PWR
V
DD
V
DD
V
DDP
V
DD
I / O
I
O
O
O
O
描述
振荡器缓冲器输入。
连接到晶体或外部时钟。
振荡器缓冲输出。
连接到晶体。不要连接时，外部
时钟被施加在X
IN
.
鉴别寄主输出时钟对。
SEE
表1
对于频率/功能。
PCI时钟输出。
是同步的66IN或3V66时钟。看
表1中。
33 - MHz的PCI时钟。
÷2
66IN的副本或3V66时钟可能是自由运行的
（当PCI_STP ＃为低电平时不停止），也可以停止的依赖
SMBus上的编程寄存器字节3 ，位（ 3 ： 5 ） 。
该器件的X缓冲输出的复印件
IN
时钟。
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚和VSSIREF之间。
排位输入锁存S（ 0 ：2）和MULT0 。
当该输入是在逻辑
低时，S （0 ：2）和MULT0被锁存。
固定的48 MHz的USB时钟输出。
固定的48 - MHz的点时钟输出。
3.3V 66 - MHz的固定频率时钟。
3.3V时钟可选，带有SMBus字节0 ，第5位，当字节5 ，第5位。
当字节
0 ，第5位为逻辑1，则该引脚是一个48M的输出时钟。当字节0 ，第5位是
逻辑0 ，这是一个66M输出时钟（默认）。
掉电模式引脚。
逻辑低电平使器件进入
掉电状态。除了SMBus的逻辑所有内部逻辑被关闭。所有
输出缓冲器被停止。
编程输入选择的CPU时钟倍频电流。
56
42
28
39
38
33
35
REF
IREF
VTT_PG ＃
48MUSB
48MDOT
3V66_0
3V66_1/VCH
V
DD
V
DD
V
DD
V
DD48
V
DD48
V
DD
V
DD
O
I
I
O
O
O
O
25
PD ＃
V
DD
I
PU
I
PU
I
I
43
55, 54
29
MULT0
S(0,1)
SDATA
I
I
30
40
34
SCLK
S2
PCI_STP ＃
I
V
DD
V
DD
53
CPU_STP ＃
V
DD
24
21, 22, 23
1, 8, 14, 19, 32,
37, 46, 50
4, 9, 15, 20, 27,
31, 36, 47
41
66IN/3V66_5
66B(0:2)/
3V66(2:4)
V
DD
V
SS
V
SS
IREF
V
DD
V
DD
频率选择输入。
SEE
表1中。
串行数据输入。
符合一个奴隶的SMBus规范
接收/发送装置。接收数据时，它是一个输入。这是一个漏极开路
输出确认或发送数据时。
I
串行时钟输入。
符合SMBus规范。
I
频率选择输入。
SEE
表1中。
这是一个三电平输入被驱动
T
高，低或驱动到一个中间电平。
I
PCI时钟禁止输入。
当置为低电平， PCI （ 0 ： 6 ）的时钟是同步的
PU处于低状态nously禁用。该引脚不影响PCIF （ 0 ： 2 ）时钟“
输出，如果它们被编程为PCIF时钟通过器件的SMBus
界面。
I
CPU时钟禁止输入。
当置为低电平， CPUT （ 0 ： 2 ）时钟是同步的
PU处于高状态， CPUC nously禁用（ 0 ： 2 ）时钟同步
在低状态时禁用。
I / O
输入连接的66CLK （ 0 ： 2 ）输出时钟缓冲器
若S2 = 1时，或者输出
时钟固定的66 - MHz时钟，如果S2 = 0。见
表1中。
O
3.3V时钟输出。
这些时钟缓冲的66IN时钟副本或固定
在66兆赫。看
表1中。
PWR
3.3V电源。
PWR
共同点。
PWR
当前参考编程输入CPU的缓存。
一个电阻
连接该引脚与IREF之间。该引脚也应该返回到设备
V
SS
.
PWR
模拟电源输入。
用于锁相环（ PLL）和内部模拟
电路。它也特别用于检测和确定时，功率是在一个
可接受的电平，以使器件工作。
第20页2
26
V
DDA
–
文件编号： 38-07331牧师* B
CY28346
两线SMBus控制接口
两线控制接口，实现了读/写的奴隶
只有根据SMBus规范接口。
该设备将接受写入到D2的地址和数据的数据
可以读取地址D3回来。它不会以任何其他响应
地址和预先设定的控制寄存器被保留作为
只要权力维护的设备上。
串口控制寄存器
继确认的地址字节，两个额外的
字节必须发送：
1. ??命令代码？字节
2. “字节数”字节。
虽然在该命令中的数据（位）被认为是“不
关心， “它必须被发送，并进行确认。后
命令代码的字节数已经应答响应
锋芒毕露，描述的顺序（字节0 ，字节1和字节2 ）
下面将是有效的，并承认。
字节0 ： CPU时钟寄存器
[2,3]
位
7
6
@Pup
0
0
针＃
描述
扩频启用。 0 =传播关，1 =铺在
这是一个读写控制位。
CPU时钟掉电模式选择。 0 =驱动CPUT （0 ：2）到4或6 IREF和驱动CPUC （0 ：2）的
当PD ＃为低电平低。 1 =三态的所有CPU输出。这仅适用于当
PD ＃为低。它并不适用于CPU_STP ＃ 。
35
3V66_1 / VCH频率选择， 0 = 66M选择， 1 = 48M选择
这是一个读写控制位。
5
4
3
2
1
0
0
引脚53
引脚34
引脚40
55针
引脚54
44,45,48,49,5 CPU_STP ＃ 。反映了外部CPU_STP ＃当前值（销53 ） ，该位
1,52
只读。
10,11,12,13,1反映了内部PCI_STP ＃函数的当前值读出时。内部PCI_STP ＃
6,17,18
是一个逻辑与内部的SMBus寄存器位的功能和外部PCI_STP ＃引脚。
频率选择位2，反映SEL2 （引脚40 ）的值。该位是只读的。
频率选择位1.反映SEL1 （引脚55 ）的值。该位是只读的。
频率选择位0反映SEL0 （引脚54 ）的值。该位是只读的。
字节1 ： CPU时钟寄存器
位
7
6
@Pup
PIN码43
0
针＃
43
53
描述
MULT0 （引脚43 ）值。该位是只读的。
CPUT / C （ 0 ： 2 ）输出功能控制当CPU_STP ＃是断言。 0 =驱动器
CPUT （0 ：2）到4或6 IREF和驱动CPUC （0： 2 ）低时CPU_STP ＃置为LOW。
1 =三态的所有CPU输出。该位将覆盖字节0 ，位6 ，使得即使是0 ，
当PD ＃变低了CPU的输出将是三态。
CPU2功能控制当CPU_STP ＃为低电平。 1 =自由运行， 0 =
停低配CPU_STP ＃置为低电平。这是一个读写控制位。
CPU1功能控制当CPU_STP ＃为低电平。 1 =自由运行， 0 =
停低配CPU_STP ＃置为低电平。这是一个读写控制位。
CPUT0功能控制当CPU_STP ＃为低电平。 1 =自由运行， 0 =
停低配CPU_STP ＃置为低电平。这是一个读写控制位。
CPUT / C2输出控制。 1 =启用， 0 =禁用高和CPUC2禁用低。这
是读写控制位。
CPUT / C1输出控制。 1 =启用， 0 =禁用高和CPUC1禁用低。这
是读写控制位。
CPUT / C0输出控制。 1 =启用， 0 =禁用高和CPUC0禁用低。这
是读写控制位。
5
4
3
2
1
0
0
0
0
1
1
1
44,45
48,49
51,52
44,45
48,49
51,52
注意事项：
2. PU =内部上拉电阻。 PD =内部上拉下来。 T =三电平逻辑输入低电平有效逻辑电压= < 0.8V ， T = 1.0 - 1.8V和HIGH = > 2.0V 。
3. “针＃ ”列中列出了相关的引脚数，其中适用。在“ @Pup ”一栏给出了在上电时的默认状态。
文件编号： 38-07331牧师* B
第20页3
CY28346
字节2 ： PCI时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
1
1
1
1
1
1
针＃
53
18
17
16
13
12
11
10
描述
REF输出控制。 0 =高强度， 1 =低强度。
PCI6输出控制。 1 =启用， 0 =强制为低。
PCI5输出控制。 1 =启用， 0 =强制为低。
PCI4输出控制。 1 =启用， 0 =强制为低。
PCI3输出控制。 1 =启用， 0 =强制为低。
PCI2输出控制。 1 =启用， 0 =强制为低。
PCI1输出控制。 1 =启用， 0 =强制为低。
PCI0输出控制。 1 =启用， 0 =强制为低。
字节3 ： PCI_F时钟和48M控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
1
1
0
0
0
1
1
1
针＃
38
39
7
6
5
7
6
5
描述
48MDOT输出控制。 1 =启用， 0 =强制为低。
48MUSB输出控制。 1 =启用， 0 =强制为低。
PCI_STP ＃ ， PCI_F2控制。 0 =自由运行， 1 =当PCI_STP ＃为低电平停止。
PCI_STP ＃ ， PCI_F1控制。 0 =自由运行， 1 =当PCI_STP ＃为低电平停止。
PCI_STP ＃ ， PCI_F0控制。 0 =自由运行， 1 =当PCI_STP ＃为低电平停止。
PCI_F2输出控制。 1 =运行， 0 =强制为低。
PCI_F1输出控制。 1 =运行， 0 =强制为低。
PCI_F0输出控制。 1 =运行， 0 =强制为低。
字节4 ： DRCG控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
0
1
1
1
1
1
1
33
35
24
23
22
21
针＃
版权所有。设置为0 。
3V66_0输出启用。 1 =启用， 0 =禁用。
3V66_1 / VCH输出使能。 1 =启用， 0 =禁用。
3V66_5输出使能。 1 =启用， 0 =禁用。
66B2 / 3V66_4输出启用。 1 =启用， 0 =禁用。
66B1 / 3V66_3输出启用。 1 =启用， 0 =禁用。
66B0 / 3V66_2输出启用。 1 =启用， 0 =禁用。
描述
SS2扩频控制位（ 0 =向下蔓延， 1 =中间差价） 。
字节5 ：时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
0
0
0
0
0
0
针＃
SS1扩频控制位。
SS0扩频控制位。
66IN到66M的延迟控制MSB 。
66IN到66M的延迟控制LSB 。
版权所有。设置为0 。
48MDOT边缘速率控制。当设置为1时，边缘是由15 ％下降。
版权所有。设置为0 。
USB边沿速率控制。当设置为1时，边缘是由15 ％下降。
描述
文件编号： 38-07331牧师* B
第20页4
CY28346
字节6 ：硅签字注册
[4]
（所有位都是只读的）
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
1
0
0
1
1
供应商代码= 0011
针＃
修订版= 0001
描述
字节7 ：保留注册
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
针＃
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
版权所有。设置为0 。
描述
字节8 ：打电话问频率控制寄存器N
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
N6 ， MSB
N5
N4
N3
N2
N3
N0 ， LSB
名字
版权所有。设置为0 。
这些位编程PLL的内部N寄存器。这个访问允许用户
修改CPU频率以非常高的分辨率（精度） 。所有其他同步时钟
（来自同样的PLL产生的时钟，如PCI ）保持在其现有的比率
相对于CPU时钟。
描述
字节9 ：打电话问频率控制寄存器R
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
R5 ， MSB
R4
R3
R2
R1
R0
DAF_ENB
R和N寄存器的复用器选择。 0 = R和N的值来从ROM 。 1 =数据加载
从DAF （ SMBus的）寄存器。
名字
版权所有。设置为0 。
这些位编程PLL的内部R寄存器。这个访问允许用户
修改CPU频率以非常高的分辨率（精度） 。所有其他同步时钟
（来自同样的PLL产生的时钟，如PCI ）保持在其现有的比率
相对于CPU时钟。
描述
注意：
4.当写入该寄存器时，器件会确认写操作，但数据本身将被忽略。
文件编号： 38-07331牧师* B
第20页5
查看更多CY28346OCPDF信息
推荐型号
C3216X7R2A473M
C8051F369-GM2
CY7C1416BV18-267BZXI
CSR09B563MP
CD4000B
CXOHV-EAY-25.000
CY7C009
CXG1081TN
CDR95NP-471MB
C67076-A2108-A70
CCL225DL2-TTD2
CAT1026PE-28TE13
CY7C1046BL-20VC
CT646FY-470M
CSS2315E
COP8SGH828V8
CSD-533R
CDR74BNP-150MC
CY7C167A-35VCT
C8051F020DK
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    深圳市壹芯创科技有限公司
    QQ： 点击这里给我发消息 QQ：2880707522 复制 点击这里给我发消息 QQ：2369405325 复制

    电话：0755-82780082
    联系人：杨小姐
    地址：深圳市福田区振兴路156号上步工业区405栋3层

    CY28346OC
    -
    -
    -
    -
    终端采购配单精选

更多配单专家
深圳市芯泽盛世科技有限公司
QQ： 点击这里给我发消息 QQ：2881147140 复制

电话：0755-89697985
联系人：李
地址：深圳市龙岗区平湖街道平湖社区平安大道3号铁东物流区11栋1822
CY28346OC
Cypress Semiconductor Corp
24+
10000
56-SSOP
原厂一级代理，原装现货
深圳市金泽顺电子有限公司
QQ： 点击这里给我发消息 QQ：1101329890 复制 点击这里给我发消息 QQ：1803862608 复制

电话：0755-８２７８９２９６
联系人：朱先生／公司可以开13％的税
地址：深圳市福田区华强北振兴路华康大厦2栋211室。
CY28346OC
Cypress
1504+
13200
N/A
一级代理原装现货热卖!
深圳市深科创科技有限公司
QQ： 点击这里给我发消息 QQ：962800405 复制 点击这里给我发消息 QQ：475055463 复制 点击这里给我发消息 QQ：545433074 复制
电话：0755-83223957 83247340
联系人：李先生/吴小姐/ 朱先生
地址：深圳市福田区航都大厦17F1 可提供13%增值税发票
CY28346OC
Cypress Semiconductor Corp
23+
4880
原厂原封装
百分百进口原装现货
北京首天伟业科技有限公司
QQ： 点击这里给我发消息 QQ：1584878981 复制 点击这里给我发消息 QQ：2881290686 复制

电话：010-62962871、62104931、 62106431、62104891、62104791
联系人：刘经理
地址：北京市海淀区中关村大街32号和盛嘉业大厦10层1008
CY28346OC
CY
16+
SSOP56
32920￥/片,全新原装正品/质量有保证
深圳市世品佳电子有限公司
QQ： 点击这里给我发消息 QQ：296271020 复制
电话：0755-/83218466/83200833
联系人：销售部
地址：深圳市罗湖区北站路1号中贸大厦402
CY28346OC
Cypress Semiconductor Corp
24+
22000
-
原装正品假一赔百！
北京元坤国际科技有限公司
QQ： 点击这里给我发消息 QQ：1584878981 复制 点击这里给我发消息 QQ：2881290686 复制

电话：010-62962871、62104931、 62106431、62104891、62104791
联系人：何小姐
地址：海淀区中关村大街32号和盛嘉业大厦10层1008室
CY28346OC
CYPRESS/赛普拉斯
最新环保批次
28500
全新原装正品/质量有保证
北京人上科技有限公司
QQ： 点击这里给我发消息 QQ：5645336 复制
电话：13910052844（微信同步）
联系人：刘先生
地址：海淀区增光路27号院增光佳苑2号楼1单元1102室
CY28346OC
√ 欧美㊣品
▲10/11+
8031
贴◆插
【dz37.com】实时报价有图&PDF
北京显周科技有限公司
QQ： 点击这里给我发消息 QQ：5645336 复制
电话：13910052844（微信同步）
联系人：刘先生
地址：北京市海淀区增光路27号院增光佳苑2号楼1单元1102室
CY28346OC
√ 欧美㊣品
▲10/11+
9465
贴◆插
【dz37.com】实时报价有图&PDF
深圳市诺洋电子科技有限公司
QQ： 点击这里给我发消息 QQ：2881501652 复制 点击这里给我发消息 QQ：2881501653 复制

电话：0755-83223003
联系人：朱
地址：福田区红荔路上步工业区201栋西座316
CY28346OC
Cypress Semiconductor Corp
24+
7879
56-SSOP
全新原装现货，原厂代理。
深圳诚思涵科技有限公司
QQ： 点击这里给我发消息 QQ：280773285 复制 点击这里给我发消息 QQ：2748708193 复制
电话：0755-83015506-23947236
联系人：朱先生
地址：广东省深圳市福田区华强北路上步工业区101栋518室
CY28346OC
CYPRESS
24+
9850
原厂原封
100%原装正品，可长期订货
查询更多CY28346OC供应信息
深圳市碧威特网络技术有限公司
 复制成功！