【初步CY28322-2133 - MHz的扩频时钟合成器差分CPU输出特点符合Intel CK- T】,IC型号CY28322ZC-2,CY28322ZC-2 PDF资料,CY28322ZC-2经销商,ic,电子元器件-51电子网

初步

CY28322-2

133 - MHz的扩频时钟合成器

差分CPU输出

特点

符合Intel CK- Titan和CK- 408时钟

合成器/驱动器规格

多输出时钟以不同的频率

- 两对差分CPU输出，高达200MHz的

- 九PCI同步时钟，三自由运行

- 六3V66时钟

- 两个48 MHz的时钟

- 在14.318 MHz的一个参考时钟

- 一个VCH时钟

扩频时钟（向下蔓延）

掉电功能（ PCI_STOP ＃， CPU_STOP ＃

PWR_DWN ＃）

48引脚TSSOP封装

能够减少电磁干扰和整个系统的成本

启用ACPI兼容设计

好处

支持下一代奔腾

使用的处理器

差分时钟驱动器

主板上的时钟发生器

- 支持多个CPU和芯片组

- 支持PCI插槽和芯片组

- 支持AGP ， DRCG参考，并集线器链接

- 支持USB主机和图形控制器

- 支持ISA插槽和I / O芯片

两个选择输入（模式选择& IC频率选择）

最多支持四个CPU的时钟频率

广泛使用，标准包使成本更低

逻辑框图

VDD_REF

PWR

销刀豆网络gurations

TSSOP

顶视图

XTAL_IN

XTAL_OUT

GND_REF

PCI_F0

PCI_F1

停止

时钟

控制

XTAL

OSC

VDD_REF

REF0

CPU_STOP ＃

VDD_CPU

CPU1

CPU#1

GND_CPU

VDD_CPU

CPU2

CPU#2

IREF

USB

DOT

VDD_48兆赫

GND_48兆赫

3V66_1/VCH

PCI_STOP ＃

3V66_0

VDD_3V66

GND_3V66

SCLK

SDATA

REF

PLL的参考频率

PLL 1

S1:2

PWR_GD ＃

CPU_STOP ＃

门

分频器

网

PWR

VDD_CPU

CPU1 ： 2

CPU＃ 1：2

PCI_F2

GND_PCI

PCI0

PCI1

PCI2

VDD_PCI

PCI3

PCI4

PCI5

CY28322-2

PWR

停止

时钟

控制

VDD_PCI

PCI_F0 ： 2

PCI0 ： 5

PCI_STOP ＃

PWR_DWN ＃

PWR

VDD_3V66

3V66_0:1

PWR

VDD_3V66

GND_3V66

66BUFF0/3V66_2

66BUFF1/3V66_3

66BUFF2/3V66_4

66IN/3V66_5

PWR_DWN ＃

VDD_CORE

GND_CORE

PWR_GD ＃

3V66_2:4/

66BUFF0 ： 2

3V66_5 / 66IN

PLL 2

VDD_48MHz

PWR

USB （ 48MHz的）

DOT （ 48MHz的）

VCH_CLK / 3V66_1

SDATA

SCLK

SMBUS

逻辑

赛普拉斯半导体公司

文件编号： 38-07145牧师* B

3901北一街

圣荷西

CA 95134 408-943-2600

修订后的2002年12月14日

初步

销摘要

引脚名称

REF0

XTAL_IN

XTAL_OUT

的CPU ，CPU的＃[ 1:2 ]

3V66_0

3V66_1/VCH

66IN/3V66_5

PCI_F [0： 2]

PCI [0： 5]

USB

DOT

IREF

PWR_DWN ＃

PCI_STOP ＃

CPU_STOP ＃

PWRGD ＃

43, 39, 42, 38

4, 5, 6

引脚数

3.3V 14.318 MHz的时钟输出

14.318 MHz的晶振输入

微分CPU时钟输出

3.3V 66 - MHz时钟输出

通过SMBus的3.3V选择为66 MHz或48 MHz的

引脚说明

CY28322-2

66 MHz的输入缓冲66BUFF和PCI或66 MHz的时钟从内部VCO

66 - MHz的缓冲输出从66Input或66 MHz的时钟从内部VCO

33 MHz的时钟从66Input分频或3V66分频

固定的48 - MHz时钟输出

特别3.3V 3级输入模式选择

3.3V LVTTL输入， CPU频率选择

精密电阻器被连接到该引脚被连接到内部

目前参考

3.3V LVTTL输入POWER_DOWN ＃（低电平有效）

3.3V LVTTL输入PCI_STOP ＃（低电平有效）

3.3V LVTTL输入CPU_STOP ＃（低电平有效）

3.3V的LVTTL输入是用来判断当S的电平敏感频闪[2： 1]输入

是有效的，并确定进行采样（低电平有效）。一旦PWRGD ＃采样为低电平，

此输出的状态将被忽略。

SMBus兼容SDATA

SMBus兼容SCLK

66BUFF [2：0 ] / 3V66 [4： 2] 17，18， 19

8，9， 10，12 ，13，14的PCI时钟输出从66Input分频或从3V66向下分

SDATA

SCLK

VDD_PCI ， VDD_3V66 ，

VDD_CPU ， VDD_REF

VDD_48兆赫

VDD_CORE

对于输出11 ， 15 ， 28 ， 40 ， 44 ， 3.3V电源

48 MHz的3.3V电源

3.3V电源的PLL

GND_REF ， GND_PCI ，

3 ， 7 ， 16 ， 27 ， 32 ， 41的接地输出

GND_3V66 ， GND_IREF ，

GND_CPU

GND_CORE

地面PLL

功能表

[1]

MID

CPU （兆赫）

100兆赫

133兆赫

100兆赫

133兆赫

TCLK/2

3V66[0:1]

（兆赫）

66兆赫

TCLK/4

66BUFF [0： 2 ] / 3

V66 [2： 4]（ MHz）的

66IN

66兆赫

TCLK/4

66IN/3V66_5

（兆赫）

66 MHz输入

66兆赫

TCLK/4

PCI_F / PCI

（兆赫）

66IN/2

33兆赫

TCLK/8

REF0(MHz)

14.318兆赫

TCLK

USB / DOT

（兆赫）

48兆赫

TCLK/2

笔记

2, 3, 4

7, 8, 5

–

注意事项：

1. TCLK是一个测试时钟驱动在测试模式下XTALIN输入。

2. “普通”的运作模式

3.范围的基准频率是允许的最小。 = 14.316名义= 14.31818 MHz的最大值= 14.32兆赫。

48 MHz的四频的精度必须是167 PPM ，以配合USB默认值。

5.中期被定义为1.0V和1.8V的3级输入功能之间的电压电平。低低于0.8V 。高高于2.0V 。

6.所需的直流输出阻抗验证。

7.这些模式是使用相同的内部分隔为CPU = 200MHz的模式。唯一的变化是，以减缓内部VCO允许在时钟

裕度。

8.与负载输出指定的所有参数。

文件编号： 38-07145牧师* B

第17页2

初步

时钟驱动器阻抗

阻抗

卜FF器

CPU ， CPU ＃

REF

PCI ， 3V66 ， 66BUFF

USB

DOT

3.135–3.465

范围

缓存类型

X1型

类型3

5型

3A型

3B型

分钟。

典型值。

CY28322-2

马克斯。

时钟使能配置

PWR_DWN ＃ CPU_STOP ＃ PCI_STOP ＃

中央处理器

IREF*2

中央处理器＃

FL燕麦

3V66

低

66BUFF

低

PCI_F

低

PCI

低

关闭

USB / DOT

低

VCOS /

OSC

关闭

串行数据接口（ SMBus的）

以提高的时钟合成器的灵活性和功能，

两信号的SMBus接口按照SMBus的设置

规范。通过串行数据接口，各种

设备的功能，如个人时钟输出缓冲器，能

可以单独启用或禁用。 CY28322-2支持

块读取和块写入操作。

与串行数据接口相关的寄存器

在上电时初始化为它们的默认设置，并且因此

使用此接口是可选的。时钟器件的寄存器变化

在系统初始化时，通常制成，如果有的话是

所需。该接口也可制过程中使用的

操作的功率管理功能。

数据协议

时钟驱动器的串行协议，仅接受来自块写操作

控制器。这些字节必须按顺序访问

从最低到最高字节（第一个最显著位）与

开始从地址R / W

位1 1 0 1 0 0 1 0 0/1

1位

7位

命令

CODE

00000000

8位

之后的任何完整的字节已经转移能力阻止。

索引的字节是不允许的。

块写入一开始就从地址和写

条件。在R / W位用于通过SMBus的控制器作为

数据方向位。零表示写条件的

时钟设备。从机接收地址为11010010 （ D2H ）。

0000 0000 （ 00H ）命令码和字节数字节

需要进行的任何传输。命令代码后，将

核心逻辑电路发出一个字节计数，它描述的数

所需的传输的附加字节，不包括

命令代码和字节数字节。例如，如果主机

有20个数据字节发送，第一个字节是数

图20（ 14小时），随后的20个字节的数据。字节计数字节

需要为最小的1个字节，最大为32

字节，它可能不是0 。

图1

示出了一个块的一个例子

写。

的转移被认为是有效后确认位corre-

应的字节数被控制器读出。

...

数据字节n - 1停止

位

8位

1位

字节数=一个数据字节0

8位

从主机到从机

由从到主

块写入图1为例

文件编号： 38-07145牧师* B

第17页3

初步

数据字节配置地图

数据字节0 ：控制寄存器（ 0 =启用， 1 =禁用）

位

第7位

受影响

针＃

名字

描述

扩频启用

0 =传播关，1 =铺在

CY28322-2

TYPE

读/写

POWER- ON

默认

4，5， 6，10， PCI [0： 6]

11 ，12，13 ， CPU [2： 1]

16, 17, 18, 3V66[1:0]

33, 35

–

待定

3V66_1/VCH

第6位

第5位

4位

第3位

第2位

第1位

位0

数据字节1

位

第7位

第6位

第5位

4位

第3位

第2位

第1位

位0

数据字节2

位

第7位

第6位

第5位

4位

第3位

第2位

第1位

位0

待定

VCH选择66兆赫/ 48 MHz的

0 = 66 MHz时， 1 = 48 MHz的

CPU_STOP ＃

反映了外部CPU_STOP ＃引脚的当前值

PCI_STOP ＃

（是否

不影响PCI_F [2： 0]引脚）

S2–Reflects

在S2引脚的采样上电值

S1–Reflects

在S1管脚的采样上电值

读/写

不适用

39 ， 43 ， 38 ， CPU [2 ： 1 ]

CPU ＃[ 2:1 ]

8，9， 10，11， PCI [5：0 ]

12, 13, 14,

–

针＃

–

43,39,

38, 39

42, 43

–

38, 39

42, 43

–

不适用

CPU1 ： 2

CPU2

CPU2#

CPU1

CPU1#

名字

CPU Mult0价值

描述

三态CPU1 ： 2时断电

0 =正常; 1 =三态

允许CPU2控制与CPU_STOP ＃断言

0 =不自由运行; 1 =自由运行

允许CPU1控制与CPU_STOP ＃断言

0 =不自由运行; 1 =自由运行

CPU2输出使能

1 =启用; 0 =禁用

CPU1Output启用

1 =启用; 0 =禁用

TYPE

读/写

POWER- ON

默认

不适用

CPU2

CPU2#

CPU1

CPU1#

针＃

不适用

PCI5

PCI4

PCI3

PCI2

PCI1

PCI0

名字

不适用

引脚说明

PCI5输出使能

1 =启用， 0 =禁用

PCI4输出使能

1 =启用; 0 =禁用

PCI3输出使能

1 =启用; 0 =禁用

PCI2Output启用

1 =启用; 0 =禁用

PCI1输出使能

1 =启用; 0 =禁用

PCI0输出使能

1 =启用; 0 =禁用

写为“0”

TYPE

读/写

POWER- ON

默认

文件编号： 38-07145牧师* B

第17页4

初步

数据字节3

位

第7位

第6位

第5位

4位

第3位

第2位

第1位

位0

数据字节4

位

第7位

第6位

第5位

4位

第3位

针＃

–

名字

待定

3V66_0

3V66_1/VCH

66IN/3V66_5

不适用

3V66_0输出使能

1 =启用; 0 =禁用

3V66_1 / VCH输出使能

1 =启用; 0 =禁用

3V66_5输出使能

1 =启用; 0 =禁用

注。当销24被配置为3v66_5输出该位应该被使用。

不要清除该位时， 24引脚配置为66IN输入。

66 - MHz的缓冲2输出使能

1 =启用; 0 =禁用

66 - MHz的缓冲1输出使能

1 =启用; 0 =禁用

66 - MHz的缓冲0输出使能

1 =启用; 0 =禁用

引脚说明

针＃

DOT

USB

PCI_F2

PCI_F1

PCI_F0

PCI_F2

PCI_F1

PCI_F0

名字

引脚说明

DOT 48 MHz的输出使能

USB 48 MHz的输出使能

让PCI_F2控制与PCI_STOP ＃断言

0 =自由运行; 1 =停止与PCI_STOP ＃

让PCI_F1控制与PCI_STOP ＃断言

0 =自由运行; 1 =停止与PCI_STOP ＃

让PCI_F0控制与PCI_STOP ＃断言

0 =自由运行; 1 =停止与PCI_STOP ＃

PCI_F2输出使能

PCI_F1Output启用

PCI_F0输出使能

CY28322-2

POWER- ON

默认

TYPE

读/写

TYPE

读/写

POWER- ON

默认

第2位

第1位

位0

66BUFF2

66BUFF1

66BUFF0

读/写

数据字节5

位

第7位

第6位

第5位

4位

第3位

第2位

第1位

位0

字节6 ：供应商ID

位

第7位

第6位

第5位

版本号位3

修订准则第2位

修改代码第1位

描述

TYPE

POWER- ON

默认

针＃

不适用

66BUFF [2 ：0]的

DOT

USB

USB边沿速率控制

DOT的边缘速率控制

名字

不适用

TPD 66IN到66BUFF延迟控制

引脚说明

TYPE

读/写

POWER- ON

默认

文件编号： 38-07145牧师* B

第17页5