CY28316
FTG威盛PL133T和PLE133T
特点
单芯片系统频率合成器的VIA
PL133T和PLE133T芯片组
可编程时钟输出频率低于
1 MHz的增量
集成的故障安全看门狗定时器系统
恢复
自动切换到HW-选择或
SW-设定的时钟频率时，看门狗
定时器超时发生
能看门狗后，产生系统复位的
定时器超时后或输出频率的变化
通过SMBus接口
支持SMBus字节的读/写和块读/写
操作简化系统BIOS发展
厂商ID和版本ID的支持
可编程驱动强度的SDRAM和PCI
输出时钟
可编程输出歪斜的CPU ，PCI和SDRAM
最大化的电磁干扰（ EMI）的
抑制使用赛普拉斯的扩频
技术
提供48引脚SSOP
关键的特定连接的阳离子
CPU到CPU输出偏斜： ......................................... 175 PS
PCI到PCI输出偏斜： ............................................ 500 PS
框图
VDD_REF
REF0
X1
X2
XTAL
OSC
REF1/FS2*
引脚配置
VDD_REF
GND_REF
X1
X2
VDD_PCI
*FS4/PCI0
*FS3/PCI1
GND_PCI
PCI2
PCI3
PCI4
PCI5
PCI6
VDD_PCI
SDRAMIN
GND_SDRAM
SDRAM11
SDRAM10
VDD_SDRAM
SDRAM9
SDRAM8
GND_SDRAM
SDATA
SMBus的SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
[1]
PLL的参考频率
Vttpwrgd ＃
PLL 1
÷2,3,4
CPU0 ： 1
VDD_PCI
PCI0/FS4*
PCI1/FS3*
PCI2 ： 6
SDATA
SCLK
SMBUS
逻辑
RESET
逻辑
PLL2
÷2
RST ＃
VDD_48MHz
48MHz/FS0*
{
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VTT_PWRGD ＃
REF0
REF1/FS2*
GND_CPU
CPU0
CPU1
VDD_CPU
RST ＃
SDRAM_12
GND_SDRAM
SDRAM0
SDRAM1
VDD_SDRAM
SDRAM2
SDRAM3
GND_SDRAM
SDRAM4
SDRAM5
VDD_SDRAM
SDRAM6
SDRAM7
VDD_48MHz
48MHz/FS0*
24_48MHz/FS1*
CY28316
SDRAMIN
13
24_48MHz/FS1*
VDD_SDRAM
SDRAM0 ： 12
注意：
标有“*” 1.信号具有内部上拉电阻。
赛普拉斯半导体公司
文件编号： 38-07125牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2002年12月14日
CY28316
引脚德网络nitions
引脚名称
CPU0 ： 1
PCI2 ： 6
PCI1/FS3
PIN号
44, 43
9, 10, 11, 12,
13
7
PIN TYPE
O
O
I / O
引脚说明
CPU时钟输出0到1 ：
CPU的时钟处理器和芯片组。
PCI时钟输出2到6：
3.3V 33 - MHz的PCI时钟输出。频率
4输入或通过串行数据接口：通过FS0设置。
固定PCI时钟输出/频率选择3 ：
3.3V PCI时钟输出。作为一个
输出频率设置由FS0 ： 4输入或通过串行数据接口。这
销也用作电源接通背带选项以确定该设备的操作
频率，如上述
表5 。
固定PCI时钟输出/频率选择4 ：
3.3V PCI时钟输出。该引脚
也用作电源接通背带选项以确定该设备的操作
频率，如上述
表5 。
PCI0/FS4
6
I / O
RST ＃
48MHz/FS0
41
26
O
RESET＃输出：
漏极开路系统复位输出。
（漏极开路）
I / O
48 - MHz输出/频率选择0 ：
3.3V 48 - MHz的非扩频输出。
该引脚也用作电源接通背带选项以确定该设备的操作
如上述频率
表5 。
24_48MHz输出/频率选择1 ：
3.3V 24-或48 -MHz的非传播
光谱输出。该引脚也用作电源接通背带选项以确定
器件的工作频率，如上述
表5 。
参考时钟输出1 /频率选择2 ：
3.3V 14.318 MHz的输出时钟。
该引脚也用作电源接通背带选项以确定该设备的操作
如上述频率
表5 。
参考时钟输出0 ：
3.3V 14.318 MHz的输出时钟。
SDRAM缓冲输入引脚：
参考输入SDRAM缓存。
SDRAM输出：
这十三个专用输出提供信号的副本
在SDRAMIN输入提供。
24_48MHz/
FS1
REF1/FS2
25
I / O
46
I / O
REF0
SDRAMIN
SDRAM0 ： 12
47
15
38, 37, 35, 34,
32, 31, 29, 28,
21, 20, 18, 17,
40
24
23
3
O
I
O
SCLK
SDATA
X1
I
I / O
I
时钟引脚SMBus的电路。
数据引脚SMBus的电路。
晶体连接或外部基准频率输入：
该引脚具有双重
功能。它可以被用作一个外部14.318 MHz的晶体振荡器连接，或作为
外部参考频率输入。
水晶连接：
输出连接外部14.318 MHz的晶振。如果
使用外部基准时，该引脚必须悬空。
VTT_PWRGD ＃ ：
3.3V的LVTTL兼容的输入，其控制FS0 ： 4被锁存
并支持所有输出。 CY28316将采样FS0 ： 4个输入，使所有的时钟
所有经过V输出
DD
成为有效的， VTT_PWRGD ＃为低。
电源连接：
电源的核心逻辑， PLL电路， SDRAM输出，
PCI输出，基准输出， 48 - MHz的输出，并24_48 MHz的输出。连
到3.3V电源。
电源连接：
电源为CPU输出。连接到2.5V电源。
接地连接：
连接所有接地引脚到公共系统地
平面。
X2
VTT_PWRGD ＃
4
48
O
I
VDD_REF ，
VDD_PCI ，
VDD_SDRAM ，
VDD_48MHz
VDD_CPU
1, 5, 14, 19,
27, 30, 36
P
42
P
G
GND_REF ，
2, 8, 16, 22,
GND_PCI ，
33, 39, 45
GND_SDRAM ，
VDD_48MHz,
VDD_CPU
文件编号： 38-07125牧师* B
第18页2
CY28316
串行数据接口
该CY28316设有两针，串行数据接口，可以
用于精读控制网络连接gure内部寄存器的设置
特定设备的功能。
数据协议
时钟驱动器的串行协议支持字节/字写的，
字节/字读，写块和块读操作，从
控制器。块读/写操作时，必须字节
从最低的顺序进行访问，以最高字节，
与停止后的任何完整的字节的能力，一直反
ferred 。对于字节/字写和字节读操作时，
系统控制器可以访问单个索引字节。该
被索引的字节的偏移被编码在指令代码。
该命令码的定义中定义
表1中。
表1.命令代码定义
位
7
6:0
说明
0 =块读取或写入的块操作
1 =字节/字读或字节/字写操作
逐字节/字偏移读取或写入操作。为块读或写操作时，这些位
需要被设置为' 0000000 '
表2块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
...
...
...
...
描述
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节0 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节N /从机应答...
数据字节N - 8位
感谢来自SLAVE
停止
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
...
...
...
...
表3字读和Word写协议
字写协议
位
1
2:8
9
10
描述
开始
从地址 - 7位
写
感谢来自SLAVE
位
1
2:8
9
10
字读协议
描述
开始
从地址 - 7位
写
感谢来自SLAVE
块读协议
描述
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
读
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
文件编号： 38-07125牧师* B
第18页3
CY28316
CY28316串行配置地图
1.串行位将通过在下面的时钟驱动器中读取
顺序：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6,5 ，4， 3，2， 1，0
字节的N - 位7 ， 6,5 ，4， 3，2， 1，0
2.所有未使用的寄存器位（预留和N / A）应令状
10为“0 ”电平。
3.标记所有寄存器位“与1"写操作必须写入” 1 “
在初始化过程中。
字节0 ：控制寄存器0
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
–
–
–
–
–
–
–
–
SEL2
SEL1
SEL0
FS_Override
SEL4
SEL3
传播Select0
名字
传播选择一
默认
0
0
0
0
0
0
0
0
SEE
表5 。
SEE
表5 。
SEE
表5 。
0 =选择工作频率由FS [ 4 ： 0 ]输入引脚。
通过SEL 1 =选择工作频率[ 4 ： 0 ]设置。
SEE
表5 。
SEE
表5 。
'00' = OFF 。
‘01’ = – 0.5%.
‘10’ = ± 0.5%.
‘11’ = ± 0.25%.
字节1 ：控制寄存器1
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
字节2 ：控制寄存器2
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
40
6
13
12
11
10
9
7
PCI0
PCI6
PCI5
PCI4
PCI3
PCI2
PCI1
名字
SDRAM12
默认
1
1
1
1
1
1
1
1
（有效/无效） 。
（有效/无效） 。
（有效/无效） 。
（有效/无效） 。
（有效/无效） 。
（有效/无效） 。
（有效/无效） 。
（有效/无效） 。
描述
针＃
6
7
46
25
26
44
43
–
名字
锁存FS4输入
锁存输入FS3
锁存FS2输入
锁存输入FS1
锁存输入FS0
CPU0
CPU1
供应商测试模式
默认
X
X
X
X
X
1
1
1
（有效/无效） 。
（有效/无效） 。
与写“1”。
描述
锁存FS [ 4 ： 0 ]输入。这些位是只读的。
描述
见位定义[ 0 ] 。
文件编号： 38-07125牧师* B
第18页5
CY28316
FTG威盛PL133T和PLE133T
特点
单芯片系统频率合成器的VIA
PL133T和PLE133T芯片组
可编程时钟输出频率低于
1 MHz的增量
集成的故障安全看门狗定时器系统
恢复
自动切换到HW-选择或
SW-设定的时钟频率时，看门狗
定时器超时发生
能看门狗后，产生系统复位的
定时器超时后或输出频率的变化
通过SMBus接口
支持SMBus字节的读/写和块读/写
操作简化系统BIOS发展
厂商ID和版本ID的支持
可编程驱动强度的SDRAM和PCI
输出时钟
可编程输出歪斜的CPU ，PCI和SDRAM
最大化的电磁干扰（ EMI）的
抑制使用赛普拉斯的扩频
技术
提供48引脚SSOP
关键的特定连接的阳离子
CPU到CPU输出偏斜： ......................................... 175 PS
PCI到PCI输出偏斜： ............................................ 500 PS
框图
VDD_REF
REF0
X1
X2
XTAL
OSC
REF1/FS2*
引脚配置
VDD_REF
GND_REF
X1
X2
VDD_PCI
*FS4/PCI0
*FS3/PCI1
GND_PCI
PCI2
PCI3
PCI4
PCI5
PCI6
VDD_PCI
SDRAMIN
GND_SDRAM
SDRAM11
SDRAM10
VDD_SDRAM
SDRAM9
SDRAM8
GND_SDRAM
SDATA
SMBus的SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
[1]
PLL的参考频率
Vttpwrgd ＃
PLL 1
÷2,3,4
CPU0 ： 1
VDD_PCI
PCI0/FS4*
PCI1/FS3*
PCI2 ： 6
SDATA
SCLK
SMBUS
逻辑
RESET
逻辑
PLL2
÷2
RST ＃
VDD_48MHz
48MHz/FS0*
{
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VTT_PWRGD ＃
REF0
REF1/FS2*
GND_CPU
CPU0
CPU1
VDD_CPU
RST ＃
SDRAM_12
GND_SDRAM
SDRAM0
SDRAM1
VDD_SDRAM
SDRAM2
SDRAM3
GND_SDRAM
SDRAM4
SDRAM5
VDD_SDRAM
SDRAM6
SDRAM7
VDD_48MHz
48MHz/FS0*
24_48MHz/FS1*
CY28316
SDRAMIN
24_48MHz/FS1*
VDD_SDRAM
SDRAM0 ： 12
13
注意：
标有“*” 1.信号具有内部上拉电阻。
1.0版， 2006年11月20日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第17页1
www.SpectraLinear.com
CY28316
引脚德网络nitions
引脚名称
CPU0 ： 1
PCI2 ： 6
PCI1/FS3
PIN号
44, 43
9, 10, 11, 12,
13
7
PIN TYPE
O
O
I / O
引脚说明
CPU时钟输出0到1 ：
CPU的时钟处理器和芯片组。
PCI时钟输出2到6：
3.3V 33 - MHz的PCI时钟输出。频率
4输入或通过串行数据接口：通过FS0设置。
固定PCI时钟输出/频率选择3 ：
3.3V PCI时钟输出。作为一个
输出频率设置由FS0 ： 4输入或通过串行数据接口。这
销也用作电源接通背带选项以确定该设备的操作
频率，如上述
表5 。
固定PCI时钟输出/频率选择4 ：
3.3V PCI时钟输出。该引脚
也用作电源接通背带选项以确定该设备的操作
频率，如上述
表5 。
PCI0/FS4
6
I / O
RST ＃
48MHz/FS0
41
26
O
RESET＃输出：
漏极开路系统复位输出。
（漏极开路）
I / O
48 - MHz输出/频率选择0 ：
3.3V 48 - MHz的非扩频输出。
该引脚也用作电源接通背带选项以确定该设备的操作
如上述频率
表5 。
24_48MHz输出/频率选择1 ：
3.3V 24-或48 -MHz的非传播
光谱输出。该引脚也用作电源接通背带选项以确定
器件的工作频率，如上述
表5 。
参考时钟输出1 /频率选择2 ：
3.3V 14.318 MHz的输出时钟。
该引脚也用作电源接通背带选项以确定该设备的操作
如上述频率
表5 。
参考时钟输出0 ：
3.3V 14.318 MHz的输出时钟。
SDRAM缓冲输入引脚：
参考输入SDRAM缓存。
SDRAM输出：
这十三个专用输出提供信号的副本
在SDRAMIN输入提供。
24_48MHz/
FS1
REF1/FS2
25
I / O
46
I / O
REF0
SDRAMIN
SDRAM0 ： 12
47
15
38, 37, 35, 34,
32, 31, 29, 28,
21, 20, 18, 17,
40
24
23
3
O
I
O
SCLK
SDATA
X1
I
I / O
I
时钟引脚SMBus的电路。
数据引脚SMBus的电路。
晶体连接或外部基准频率输入：
该引脚具有双重
功能。它可以被用作一个外部14.318 MHz的晶体振荡器连接，或作为
外部参考频率输入。
水晶连接：
输出连接外部14.318 MHz的晶振。如果
使用外部基准时，该引脚必须悬空。
VTT_PWRGD ＃ ：
3.3V的LVTTL兼容的输入，其控制FS0 ： 4被锁存
并支持所有输出。 CY28316将采样FS0 ： 4个输入，使所有的时钟
所有经过V输出
DD
成为有效的， VTT_PWRGD ＃为低。
电源连接：
电源的核心逻辑， PLL电路， SDRAM输出，
PCI输出，基准输出， 48 - MHz的输出，并24_48 MHz的输出。连
到3.3V电源。
电源连接：
电源为CPU输出。连接到2.5V电源。
接地连接：
连接所有接地引脚到公共系统地
平面。
X2
VTT_PWRGD ＃
4
48
O
I
VDD_REF ，
VDD_PCI ，
VDD_SDRAM ，
VDD_48MHz
VDD_CPU
1, 5, 14, 19,
27, 30, 36
P
42
P
G
2, 8, 16, 22,
GND_REF ，
33, 39, 45
GND_PCI ，
GND_SDRAM ，
VDD_48MHz,
VDD_CPU
1.0版， 2006年11月20日
第17页2
CY28316
串行数据接口
该CY28316设有两针，串行数据接口，可以
用于精读控制网络连接gure内部寄存器的设置
特定设备的功能。
数据协议
时钟驱动器的串行协议支持字节/字写的，
字节/字读，写块和块读操作，从
控制器。块读/写操作时，必须字节
从最低的顺序进行访问，以最高字节，
与停止后的任何完整的字节的能力，一直反
ferred 。对于字节/字写和字节读操作时，
系统控制器可以访问单个索引字节。该
被索引的字节的偏移被编码在指令代码。
该命令码的定义中定义
表1中。
表1.命令代码定义
位
7
6:0
说明
0 =块读取或写入的块操作
1 =字节/字读或字节/字写操作
逐字节/字偏移读取或写入操作。为块读或写操作时，这些位
需要被设置为' 0000000 '
表2块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
20:27
28
29:36
37
38:45
46
...
...
...
...
描述
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
字节数 - 8位
感谢来自SLAVE
数据字节0 - 8位
感谢来自SLAVE
数据字节1 - 8位
感谢来自SLAVE
数据字节N /从机应答...
数据字节N - 8位
感谢来自SLAVE
停止
位
1
2:8
9
10
11:18
19
20
21:27
28
29
30:37
38
39:46
47
48:55
56
...
...
...
...
表3字读和Word写协议
字写协议
位
1
2:8
9
10
描述
开始
从地址 - 7位
写
感谢来自SLAVE
位
1
2:8
9
10
字读协议
描述
开始
从地址 - 7位
写
感谢来自SLAVE
块读协议
描述
开始
从地址 - 7位
写
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
重复启动
从地址 - 7位
读
感谢来自SLAVE
从奴隶字节数 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节 - 8位
应答
从机的数据字节/应答
从机的数据字节N - 8位
无应答
停止
1.0版， 2006年11月20日
第17页3
CY28316
CY28316串行配置地图
1.串行位将通过在下面的时钟驱动器中读取
顺序：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6,5 ，4， 3，2， 1，0
字节的N - 位7 ， 6,5 ，4， 3，2， 1，0
2.所有未使用的寄存器位（预留和N / A ）应该是
写入“0 ”电平。
3.标记所有寄存器位“与1"写操作必须写入” 1 “
在初始化过程中。
字节0 ：控制寄存器0
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
–
–
–
–
–
–
–
–
SEL2
SEL1
SEL0
FS_Override
SEL4
SEL3
传播Select0
名字
传播选择一
默认
0
0
0
0
0
0
0
0
SEE
表5 。
SEE
表5 。
SEE
表5 。
0 =选择工作频率由FS [ 4 ： 0 ]输入引脚。
通过SEL 1 =选择工作频率[ 4 ： 0 ]设置。
SEE
表5 。
SEE
表5 。
'00' = OFF 。
‘01’ = – 0.5%.
‘10’ = ± 0.5%.
‘11’ = ± 0.25%.
字节1 ：控制寄存器1
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
字节2 ：控制寄存器2
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
40
6
13
12
11
10
9
7
PCI0
PCI6
PCI5
PCI4
PCI3
PCI2
PCI1
名字
SDRAM12
默认
1
1
1
1
1
1
1
1
（有效/无效） 。
（有效/无效） 。
（有效/无效） 。
（有效/无效） 。
（有效/无效） 。
（有效/无效） 。
（有效/无效） 。
（有效/无效） 。
描述
针＃
6
7
46
25
26
44
43
–
名字
锁存FS4输入
锁存输入FS3
锁存FS2输入
锁存输入FS1
锁存输入FS0
CPU0
CPU1
供应商测试模式
默认
X
X
X
X
X
1
1
1
（有效/无效） 。
（有效/无效） 。
与写“1”。
描述
锁存FS [ 4 ： 0 ]输入。这些位是只读的。
描述
见位定义[ 0 ] 。
1.0版， 2006年11月20日
第17页5
QQ：2881677436 复制
