CY28159
时钟发生器的ServerWorks的总冠军芯片组
应用
1CY28159
特点
八个CPU的差分时钟输出
一个PCI输出
一个14.31818 MHz参考时钟
两个48 MHz的时钟
表1.频率选择
SEL 100/133
0
0
0
0
1
1
1
1
S0
0
0
1
1
0
0
1
1
S1
0
1
0
1
0
1
0
1
的CPU （0： 7 ），则CPU ＃（0 ：7）
100兆赫
100兆赫
100兆赫
高阻
133.3MHz
133.3MHz
200MHz
不适用
3V33
33.3MHz
33.3MHz
关闭
高阻
33.3MHz
33.3MHz
33.3MHz
不适用
48M(0,1)
48兆赫
关闭
关闭
高阻
48兆赫
关闭
48兆赫
不适用
笔记
正常工作
测试模式（推荐）
测试模式（可选）
高阻输出全部
可选
可选
o7ptional
版权所有
所有输出符合Intel
特定网络阳离子
??外部电阻的电流基准
??选择逻辑差分摆幅控制，测试模式，
HI- Z，断电和扩频
48引脚SSOP和TSSOP封装
表2中。
框图
引脚配置
3V33
VDD
48M0/S0
48M1/S1
VSS
VDD
CPU0
CPU0#
VSS
CPU1
CPU1#
VDD
CPU2
CPU2#
VSS
CPU3
CPU3#
VDD
REF
SSCG ＃
VSS
XIN
XOUT
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
SEL100/133
VSS
VDDA
VSSA
PD ＃
VDD
CPU4
CPU4#
VSS
CPU5
CPU5#
VDD
CPU6
CPU6#
VSS
CPU7
CPU7#
VDD
MULT0
MULT1
VSS
VSSA
IREF
VDDA
XIN
XOUT
MultSel （0： 1）
I_REF
OSC
VDDI
I
控制
REF
的CPU （0： 7）
CPU （ 0 ： 7 ） ＃
SSCG ＃
SEL100/133
VCO
48M(0,1)/S(0,1)
PD ＃
S(0,1)
VDDL
3V33
VSSL
1.0版， 2006年11月24日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
CY28159
VSSI
第12页1
www.SpectraLinear.com
CY28159
引脚说明
针
20
名字
SSCG
I / O
[1]
PU
I
O
描述
当置为低电平时，此引脚调用扩频功能。传播
光谱是适用于CPU（ 0:7 ），则CPU （0： 7 ）＃。该引脚具有250 -K内部
拉。
鉴别寄主时钟输出。这些输出被成对使用， （ CPU0-0 ＃
CPU1-1 ＃ ， CPU2-2 ＃ ， CPU3-3 ＃ ， CPU4-4 ＃ ， CPU5-5 ＃ ， CPU6-6 ＃和CPU7-7 ＃ ）
主机总线的差分时钟。 CPU（ 0:7 ）为180度的相位差
与它们的互补的CPU （0： 7 ）＃。看
表1
第1页
该引脚建立基准电流的内部电流导引
的CPU时钟缓冲器。电阻从这个引脚连接到地设置
该电流的值。
固定的33.3 MHz的时钟输出。
当低电平时，该引脚将调用通过关闭所有的电源关闭模式
时钟，禁用所有内部电路，并在关闭晶体振荡
荡器。在48M （ 0 ： 1 ）和REF时钟此状态期间被拉低，
CPU的时钟驱动为高电平，并用2X IREF电流编程。它
拥有250 -K内部上拉电阻。
S0和S1输入端检测到上电，然后在内部锁存。离职后
病房的引脚3V 48 - MHz的时钟。
输入选择引脚。看
表1
在第1页。
它有一个250 -K内部上拉
水晶缓冲输出引脚。只连接到一个结晶。当外部信号
除了晶体另一种是使用或在测试模式下，该引脚保持悬空。
水晶缓冲输入引脚。连接晶振或外部单端输入
CLOCK信号。
信号的缓冲输出时钟应用的新。通常情况下， 14.31818 MHz的。
这些输入选择引脚配置IOH电流（从而摆动的Voh
振幅CPU时钟输出对的） 。每个引脚有一个250 -K内部
拉。
见表6
对于当前和电阻值。
3.3V电源引脚。
3.3V电源引脚，共同供应为核心。
接地引脚为通用供应为核心。
接地引脚。
7,10, 13, 16,
42, 39, 36, 33
8, 11, 14, 17,
41, 38, 35, 32
26
的CPU （0： 7）
CPU （ 0 ： 7 ） ＃
IREF
P
1
44
3V33
PD ＃
O
PU
I
3, 4
48
23
22
19
30, 29
48M （0,1） ，S（ 0,1）的
SEL100/133
XOUT
XIN
REF
Mult(0,1)
IO
PU
I
O
I
O
I
25, 46
2, 6, 12, 18, 24,
31, 37, 43
5, 9, 15, 21, 28,
34, 40, 47
27, 45
VDDA
VDD
VSS
VSSA
P
P
P
P
注意：
1.定义引脚描述表的I / O列助记符以上1 =输入端子， O =输出引脚，P =电源引脚， PU =表示双向引脚包含
上拉电阻。这将确保该引脚的器件将通过内部逻辑为逻辑电平1可以看出。同样，用PD指定引脚保证
被看作是一个逻辑0电平，如果没有外部的电平设定电路，存在于加电。
1.0版， 2006年11月24日
第12页2
CY28159
表3组偏移规格
组
CPU为3V33
CPU为REF
OFFSET
无要求
无要求
评论
表4组限制和参数（适用于所有
设置： Sel133 / 100 ＃ = X ）
输出名称
CPU [ （ 0 ： 7 ） ＃ ]
REF
3V33
最大负荷
SEE
图1
20 pF的
30 pF的
测试负载配置
下面的测试显示为不同的主机时钟输出负载的配置。 （ MULTsel1 = 0 ， MULTsel0 = 1
T
PCB
VDD
CPUT
2pF
测量点
MULTSEL
T
PCB
CPUT ＃
2pF
测量点
图1. 0.7V测试负载端接
在测试输出
探头
C
负载
图2.等效负荷终止
1.0版， 2006年11月24日
第12页3
CY28159
扩频时钟发生器（ SSCG ）
扩频是这里施加的调制技术
在最小化电磁间的最大效率
表5.扩频选型表
未扩展频率以MHz为单位
F敏（兆赫）
100
133.3
200
99.5
132.66
199.5
扩频参数
Downspreading
F心（兆赫）
99.75
132.67
199.75
F最大（兆赫）
100
133
200
利差（ ％ ）
–0.5%
–0.5%
–0.5%
从重复的数字信号ference辐射产生
主要是时钟。扩频的详细说明
时钟产生。
电源管理功能
表6.主机摆动功能选择
[2]
Multsel0
0
0
0
0
1
1
1
1
MultSel1
0
0
1
1
0
0
1
1
董事会目标
跟踪/ TermZ
60欧姆
50欧姆
60欧姆
50欧姆
60欧姆
50欧姆
60欧姆
50欧姆
参考RR， Iref的= VDD （ 3 * RR）
注3
Rf值= 475 1％ ，
IREF = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
输出电流
IOH = 5 * Iref的
IOH = 5 * Iref的
IOH = 6 * Iref的
IOH = 6 * Iref的
IOH = 4 * Iref的
IOH = 4 * Iref的
IOH = 7 * Iref的
IOH = 7 * Iref的
VOH @ Z ，值Iref = 2.32
mA
07V@60
0.59V @ 50
0.85V @ 60
0.71V @ 50
0.56V @ 60
0.47V @ 50
0.99V @ 60
0.82V @ 50
注意事项：
2.黑体字的条目是所关心的主要的系统配置。输出应为这些配置进行优化。
3.的Rr是指电阻串联放置与Iref的输入和V
SS
.
1.0版， 2006年11月24日
第12页5
59
CY28159
时钟发生器的ServerWorks的总冠军芯片组的应用
特点
八个差分CPU时钟输出
一个PCI输出
其中14.31818 MHz的参考时钟
两个48 MHz的时钟
所有输出符合Intel
特定网络阳离子
??外部电阻的电流基准
??选择逻辑差分摆幅控制，测试模式，
HI- Z，断电和扩频
48引脚SSOP和TSSOP封装
表1.频率选择
SEL 100/133
0
0
0
0
1
1
1
1
S0
0
0
1
1
0
0
1
1
S1
0
1
0
1
0
1
0
1
的CPU （0： 7 ），则CPU ＃（0 ：7）
100兆赫
100兆赫
100兆赫
高阻
133.3MHz
133.3MHz
200MHz
不适用
3V33
33.3MHz
33.3MHz
关闭
高阻
33.3MHz
33.3MHz
33.3MHz
不适用
48M(0,1)
48兆赫
关闭
关闭
高阻
48兆赫
关闭
48兆赫
不适用
笔记
正常工作
测试模式（推荐）
测试模式（可选）
高阻输出全部
可选
可选
o7ptional
版权所有
框图
引脚配置
3V33
VDD
48M0/S0
48M1/S1
VSS
VDD
CPU0
CPU0#
VSS
CPU1
CPU1#
VDD
CPU2
CPU2#
VSS
CPU3
CPU3#
VDD
REF
SSCG ＃
VSS
XIN
XOUT
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
SEL100/133
VSS
VDDA
VSSA
PD ＃
VDD
CPU4
CPU4#
VSS
CPU5
CPU5#
VDD
CPU6
CPU6#
VSS
CPU7
CPU7#
VDD
MULT0
MULT1
VSS
VSSA
IREF
VDDA
XIN
XOUT
MultSel （0： 1）
I_REF
OSC
VDDI
I
控制
REF
的CPU （0： 7）
CPU （ 0 ： 7 ） ＃
SSCG ＃
SEL100/133
VCO
48M(0,1)/S(0,1)
PD ＃
S(0,1)
VDDL
3V33
VSSL
Intel是Intel Corporation的注册商标。
赛普拉斯半导体公司
文件编号： 38-07118牧师**
3901北一街
圣荷西
CY28159
VSSI
CA 95134 408-943-2600
修订后的2002年1月14日
CY28159
引脚说明
针
20
名字
SSCG
I / O
[1]
PU
I
O
描述
当置为低电平时，此引脚调用扩频功能。传播
光谱是适用于CPU（ 0:7 ），则CPU （0： 7 ）＃。该引脚具有250 kΩ的接口
上拉功能。
鉴别寄主时钟输出。这些输出被成对使用， （ CPU0-0 ＃
CPU1-1 ＃ ， CPU2-2 ＃ ， CPU3-3 ＃ ， CPU4-4 ＃ ， CPU5-5 ＃ ， CPU6-6 ＃和CPU7-7 ＃ ）
主机总线的差分时钟。 CPU（ 0:7 ）为180度的相位差
与它们的互补的CPU （0： 7 ）＃。看
表1
第1页
该引脚建立基准电流的内部电流导引缓冲的
的CPU时钟器。电阻从这个引脚连接到地设置
该电流的值。
固定的33.3 MHz的时钟输出。
当低电平时，该引脚将调用通过关闭所有的电源关闭模式
时钟，禁用所有内部电路，并在关闭晶体振荡
荡器。在48M （ 0 ： 1 ）和REF时钟此状态期间被拉低，
CPU的时钟驱动为高电平，并用2X IREF电流编程。它
有一个250 kΩ的上拉电阻。
S0和S1输入端检测到上电，然后在内部锁存。离职后
病房的引脚3V 48 - MHz的时钟。
输入选择引脚。看
表1
在第1页。
它有一个250 kΩ的上拉
水晶缓冲输出引脚。只连接到一个结晶。当外部信号
除了晶体另一种是使用或在测试模式下，该引脚保持悬空。
水晶缓冲输入引脚。连接到晶体或外部单端
输入时钟信号。
信号的缓冲输出时钟应用的新。通常情况下， 14.31818 MHz的。
这些输入选择引脚配置IOH电流（从而摆动的Voh
振幅CPU时钟输出对的） 。每个引脚有一个250 kΩ的内部
拉。
见表5
对于当前和电阻值。
3.3V电源引脚。
3.3V电源引脚，共同供应为核心。
接地引脚为通用供应为核心。
接地引脚。
7,10, 13, 16,
42, 39, 36, 33
8, 11, 14, 17,
41, 38, 35, 32
26
的CPU （0： 7）
CPU （ 0 ： 7 ） ＃
IREF
P
1
44
3V33
PD ＃
O
PU
I
3, 4
48
23
22
19
30, 29
48M （0,1） ，S（ 0,1）的
SEL100/133
XOUT
XIN
REF
Mult(0,1)
IO
PU
I
O
I
O
I
25, 46
2, 6, 12, 18,
24, 31, 37, 43
5, 9, 15, 21,
28, 34, 40, 47
27, 45
VDDA
VDD
VSS
VSSA
P
P
P
P
注意：
引脚说明表的I / O列助记符1.定义上述1 =输入端子， O =输出引脚，P =电源引脚， PU =表示一个双向引脚
包含上拉电阻。这将确保该引脚的器件将通过内部逻辑为逻辑电平1可以看出。同样，用PD指定引脚
保证被看作是一个逻辑0电平，如果没有外部的电平设定电路，存在于加电。
文件编号： 38-07118牧师**
分页： 13 2
CY28159
表2组偏移规格
组
CPU为3V33
CPU为REF
OFFSET
无要求
无要求
评论
表3组限制和参数（适用于所有
设置： Sel133 / 100 ＃ = X ）
输出名称
CPU [ （ 0 ： 7 ） ＃ ]
REF
3V33
最大负荷
SEE
图1
20 pF的
30 pF的
测试负载配置
下面的测试显示为不同的主机时钟输出负载的配置。 （ MULTsel1 = 0 ， MULTsel0 = 1
33
T
PCB
49.9
2pF
VDD
CPUT
测量点
MULTSEL
33
T
PCB
49.9
2pF
CPUT ＃
测量点
221
图1. 0.7V测试负载端接
在测试输出
探头
C
负载
图2.等效负荷终止
文件编号： 38-07118牧师**
第13 3
CY28159
扩频时钟发生器（ SSCG ）
扩频是这里施加的调制技术
在最小化电磁干扰的最大效率
表4.扩频选型表
未扩展频率以MHz为单位
F敏（兆赫）
100
133.3
200
99.5
132.66
199.5
扩频参数
Downspreading
F心（兆赫）
99.75
132.67
199.75
F最大（兆赫）
100
133
200
利差（ ％ ）
–0.5%
–0.5%
–0.5%
从重复的数字信号主要ENCE辐射产生
时钟。对于扩频时钟的详细解释
一代。
电源管理功能
表5.主机摆动功能选择
[2]
Multsel0
0
0
0
0
1
1
1
1
MultSel1
0
0
1
1
0
0
1
1
董事会目标
跟踪/ TermZ
60欧姆
50欧姆
60欧姆
50欧姆
60欧姆
50欧姆
60欧姆
50欧姆
参考RR， Iref的= VDD （ 3 * RR）
注3
Rf值= 475 1％ ，
IREF = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
输出电流
IOH = 5 * Iref的
IOH = 5 * Iref的
IOH = 6 * Iref的
IOH = 6 * Iref的
IOH = 4 * Iref的
IOH = 4 * Iref的
IOH = 7 * Iref的
IOH = 7 * Iref的
VOH @ Z ，值Iref =
2.32毫安
07V@60
0.59V @ 50
0.85V @ 60
0.71V @ 50
0.56V @ 60
0.47V @ 50
0.99V @ 60
0.82V @ 50
注意事项：
2.黑体字的条目是所关心的主要的系统配置。输出应为这些配置进行优化。
3.的Rr是指电阻串联放置与Iref的输入和V
SS
.
文件编号： 38-07118牧师**
第13个5
59
CY28159
时钟发生器的ServerWorks的总冠军芯片组的应用
特点
八个差分CPU时钟输出
一个PCI输出
其中14.31818 MHz的参考时钟
两个48 MHz的时钟
所有输出符合Intel
特定网络阳离子
??外部电阻的电流基准
??选择逻辑差分摆幅控制，测试模式，
HI- Z，断电和扩频
48引脚SSOP和TSSOP封装
表1.频率选择
SEL 100/133
0
0
0
0
1
1
1
1
S0
0
0
1
1
0
0
1
1
S1
0
1
0
1
0
1
0
1
的CPU （0： 7 ），则CPU ＃（0 ：7）
100兆赫
100兆赫
100兆赫
高阻
133.3MHz
133.3MHz
200MHz
不适用
3V33
33.3MHz
33.3MHz
关闭
高阻
33.3MHz
33.3MHz
33.3MHz
不适用
48M(0,1)
48兆赫
关闭
关闭
高阻
48兆赫
关闭
48兆赫
不适用
笔记
正常工作
测试模式（推荐）
测试模式（可选）
高阻输出全部
可选
可选
o7ptional
版权所有
框图
引脚配置
3V33
VDD
48M0/S0
48M1/S1
VSS
VDD
CPU0
CPU0#
VSS
CPU1
CPU1#
VDD
CPU2
CPU2#
VSS
CPU3
CPU3#
VDD
REF
SSCG ＃
VSS
XIN
XOUT
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
SEL100/133
VSS
VDDA
VSSA
PD ＃
VDD
CPU4
CPU4#
VSS
CPU5
CPU5#
VDD
CPU6
CPU6#
VSS
CPU7
CPU7#
VDD
MULT0
MULT1
VSS
VSSA
IREF
VDDA
XIN
XOUT
MultSel （0： 1）
I_REF
OSC
VDDI
I
控制
REF
的CPU （0： 7）
CPU （ 0 ： 7 ） ＃
SSCG ＃
SEL100/133
VCO
48M(0,1)/S(0,1)
PD ＃
S(0,1)
VDDL
3V33
VSSL
Intel是Intel Corporation的注册商标。
赛普拉斯半导体公司
文件编号： 38-07118牧师**
3901北一街
圣荷西
CY28159
VSSI
CA 95134 408-943-2600
修订后的2002年1月14日
CY28159
引脚说明
针
20
名字
SSCG
I / O
[1]
PU
I
O
描述
当置为低电平时，此引脚调用扩频功能。传播
光谱是适用于CPU（ 0:7 ），则CPU （0： 7 ）＃。该引脚具有250 kΩ的接口
上拉功能。
鉴别寄主时钟输出。这些输出被成对使用， （ CPU0-0 ＃
CPU1-1 ＃ ， CPU2-2 ＃ ， CPU3-3 ＃ ， CPU4-4 ＃ ， CPU5-5 ＃ ， CPU6-6 ＃和CPU7-7 ＃ ）
主机总线的差分时钟。 CPU（ 0:7 ）为180度的相位差
与它们的互补的CPU （0： 7 ）＃。看
表1
第1页
该引脚建立基准电流的内部电流导引缓冲的
的CPU时钟器。电阻从这个引脚连接到地设置
该电流的值。
固定的33.3 MHz的时钟输出。
当低电平时，该引脚将调用通过关闭所有的电源关闭模式
时钟，禁用所有内部电路，并在关闭晶体振荡
荡器。在48M （ 0 ： 1 ）和REF时钟此状态期间被拉低，
CPU的时钟驱动为高电平，并用2X IREF电流编程。它
有一个250 kΩ的上拉电阻。
S0和S1输入端检测到上电，然后在内部锁存。离职后
病房的引脚3V 48 - MHz的时钟。
输入选择引脚。看
表1
在第1页。
它有一个250 kΩ的上拉
水晶缓冲输出引脚。只连接到一个结晶。当外部信号
除了晶体另一种是使用或在测试模式下，该引脚保持悬空。
水晶缓冲输入引脚。连接到晶体或外部单端
输入时钟信号。
信号的缓冲输出时钟应用的新。通常情况下， 14.31818 MHz的。
这些输入选择引脚配置IOH电流（从而摆动的Voh
振幅CPU时钟输出对的） 。每个引脚有一个250 kΩ的内部
拉。
见表5
对于当前和电阻值。
3.3V电源引脚。
3.3V电源引脚，共同供应为核心。
接地引脚为通用供应为核心。
接地引脚。
7,10, 13, 16,
42, 39, 36, 33
8, 11, 14, 17,
41, 38, 35, 32
26
的CPU （0： 7）
CPU （ 0 ： 7 ） ＃
IREF
P
1
44
3V33
PD ＃
O
PU
I
3, 4
48
23
22
19
30, 29
48M （0,1） ，S（ 0,1）的
SEL100/133
XOUT
XIN
REF
Mult(0,1)
IO
PU
I
O
I
O
I
25, 46
2, 6, 12, 18,
24, 31, 37, 43
5, 9, 15, 21,
28, 34, 40, 47
27, 45
VDDA
VDD
VSS
VSSA
P
P
P
P
注意：
引脚说明表的I / O列助记符1.定义上述1 =输入端子， O =输出引脚，P =电源引脚， PU =表示一个双向引脚
包含上拉电阻。这将确保该引脚的器件将通过内部逻辑为逻辑电平1可以看出。同样，用PD指定引脚
保证被看作是一个逻辑0电平，如果没有外部的电平设定电路，存在于加电。
文件编号： 38-07118牧师**
分页： 13 2
CY28159
表2组偏移规格
组
CPU为3V33
CPU为REF
OFFSET
无要求
无要求
评论
表3组限制和参数（适用于所有
设置： Sel133 / 100 ＃ = X ）
输出名称
CPU [ （ 0 ： 7 ） ＃ ]
REF
3V33
最大负荷
SEE
图1
20 pF的
30 pF的
测试负载配置
下面的测试显示为不同的主机时钟输出负载的配置。 （ MULTsel1 = 0 ， MULTsel0 = 1
33
T
PCB
49.9
2pF
VDD
CPUT
测量点
MULTSEL
33
T
PCB
49.9
2pF
CPUT ＃
测量点
221
图1. 0.7V测试负载端接
在测试输出
探头
C
负载
图2.等效负荷终止
文件编号： 38-07118牧师**
第13 3
CY28159
扩频时钟发生器（ SSCG ）
扩频是这里施加的调制技术
在最小化电磁干扰的最大效率
表4.扩频选型表
未扩展频率以MHz为单位
F敏（兆赫）
100
133.3
200
99.5
132.66
199.5
扩频参数
Downspreading
F心（兆赫）
99.75
132.67
199.75
F最大（兆赫）
100
133
200
利差（ ％ ）
–0.5%
–0.5%
–0.5%
从重复的数字信号主要ENCE辐射产生
时钟。对于扩频时钟的详细解释
一代。
电源管理功能
表5.主机摆动功能选择
[2]
Multsel0
0
0
0
0
1
1
1
1
MultSel1
0
0
1
1
0
0
1
1
董事会目标
跟踪/ TermZ
60欧姆
50欧姆
60欧姆
50欧姆
60欧姆
50欧姆
60欧姆
50欧姆
参考RR， Iref的= VDD （ 3 * RR）
注3
Rf值= 475 1％ ，
IREF = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
RR = 475 1 ％ ，值Iref = 2.32毫安
输出电流
IOH = 5 * Iref的
IOH = 5 * Iref的
IOH = 6 * Iref的
IOH = 6 * Iref的
IOH = 4 * Iref的
IOH = 4 * Iref的
IOH = 7 * Iref的
IOH = 7 * Iref的
VOH @ Z ，值Iref =
2.32毫安
07V@60
0.59V @ 50
0.85V @ 60
0.71V @ 50
0.56V @ 60
0.47V @ 50
0.99V @ 60
0.82V @ 50
注意事项：
2.黑体字的条目是所关心的主要的系统配置。输出应为这些配置进行优化。
3.的Rr是指电阻串联放置与Iref的输入和V
SS
.
文件编号： 38-07118牧师**
第13个5
QQ：2880707522 复制
