【初步CY26049-36的FailSafe PacketClock 全球通信时钟发生器特点完全集成】,IC型号CY26049-36,CY26049-36 PDF资料,CY26049-36经销商,ic,电子元器件-51电子网

初步

CY26049-36

的FailSafe PacketClock 全球

通信时钟发生器

特点

完全集成的锁相环（ PLL ）

好处

集成的高性能PLL专为telecommuni-

阳离子频率合成省去了外部

环路滤波器元件

当参考范围内，国家外汇管理局引脚驱动为高电平。

当基准电压源关闭， DCXO保持时钟输出。国家外汇管理局

引脚为低。

DCXO保持连续运行应输入

参考时钟故障

无干扰的过渡简化了系统的设计

可选的输出时钟频率，包括T1 / DS1 ， E1 ， T3 / DS3 ，

E3和OC-3 。

与常用的，低成本的18.432 MHz的工作原理

水晶

零ppm误差为所有的输出频率

性能保证需要的应用

扩展级温度范围

兼容各个行业的标准设计平台

工业标准封装， 6.4× 5.0毫米

2

足迹和

仅为1.1毫米的高度轮廓

防故障输出

锁相环由一个晶体振荡器驱动的即相位对齐

与外部参考

输出频率选择和/或编程

标准的通信频率

低抖动，高精度输出

商业和工业操作

3.3V ± 5 ％操作

16引脚TSSOP

逻辑框图

外部可牵引水晶

（ 18.432兆赫）

XIN

输入参考

（典型的为8 kHz ）

ICLK

TM

故障安全

控制

XOUT

数字

控制

水晶

振荡器

相

锁定

环

CLK

产量

分频器

CLK/2

FS [ 3：0]

频率选择

8K

安全

高= ICLK检测

赛普拉斯半导体公司

文件编号： 38-07415牧师* B

3901北一街

圣荷西

,

CA 95134

408-943-2600

修订后的2003年7月3日

初步

描述

CY26049是一种可靠的频率合成器与参考

时钟输入端和三个时钟输出。该装置提供了一个

的应用场合连续运行最优解

要求中的一个主时钟故障的情况下。该

连续，无故障运行是通过使用一个DCXO实现

其中作为主时钟源。故障安全控制

只要与基准电路同步DCXO

基准是晶体的拉力范围内。

CY26049-36

在参考时钟故障时的DCXO维护

该引用的最后的频率和相位信息

时钟。该CY26049-36的独特特征是， DCXO

实际上是在主时钟源。当参考

时钟恢复时， DCXO自动重新同步到

的参考。参考时钟输入的地位，

由CY26049-36检测，报告由国家外汇管理局引脚。

在缓冲模式（ FS3 ： FS0 = 1110或1111 ），该CY26049-36

可以用作一个抖动衰减器。在这种模式下，广泛的抖动

在输入时钟将“过滤” ，从而产生一个低抖动

输出时钟。

选择指南

产品型号

CY26049-36

输入频率范围

8 kHz或10 60 MHz参考输入

水晶：每赛普拉斯规范18.432 MHz的晶振可牵引

输出

3

输出频率

8 kHz到155.52 MHz的

可选（见

表1）

引脚配置

CY26049-36

16引脚TSSOP

顶视图

ICLK 1

8K 2

FS1 3

FS2 4

VDD 5

VSS 6

CLK / 2 7

XIN 8

16 NC

15 CLK

14 FS0

13 FS3

12 VDD

11 Vss的

国家外汇管理局10

9 XOUT

引脚说明表

引脚名称引脚号

ICLK

8K

FS1

FS2

VDD

VSS

CLK/2

XIN

XOUT

安全

VSS

VDD

FS3

FS0

CLK

NC

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

引脚说明

参考输入时钟;

8 kHz或10至60兆赫。

时钟输出;

8 kHz或在缓冲模式下为高阻抗。

频率选择1 ;

确定每个CLK输出

表1中。

频率选择2 ;

确定每个CLK输出

表1中。

电源电压;

3.3V.

地

时钟输出;

每个频率

表1中。

可牵引晶振输入;

18.432兆赫。

可牵引晶体输出;

18.432兆赫

高=参考范围内时，低=参考ICLK ICLK超出范围。

地

电源电压;

3.3V.

频率选择3 ;

确定每个CLK输出

表1中。

频率选择0 ;

确定每个CLK输出

表1中。

时钟输出;

每个频率

表1中。

无连接

文件编号： 38-07415牧师* B

第2 7

初步

频率选择表

CY26049-36

表1. CY26049-36频率选择输出解码表，外部模式（兆赫特别注明的除外）

ICLK

8千赫

FS3

0

1

FS2

0

1

0

1

FS1

0

1

0

1

0

1

0

FS0

0

1

0

1

0

1

0

1

0

1

0

1

0

1

CLK/2

1.544

2.048

22.368

17.184

77.76

16.384

14.352

高Z

[1]

CLK

3.088

4.096

44.736

34.368

155.52

32.768

28.704

高

Z

[1]

37.056

24.704

15.36

高Z

[1]

24.576

32.768

8K

8千赫

高

Z

[1]

8千赫

高Z

[1]

8千赫

水晶

18.432

18.528

12.352

7.68

高Z

[1]

12.288

16.384

表2. CY26049-36频率选择输出解码表，缓冲模式

ICLK

20至60

10至30

FS3

1

FS2

1

FS1

1

FS0

0

1

CLK/2

ICLK/2

2*ICLK

CLK

ICLK

4*ICLK

8K

高

Z

[1]

水晶

ICLK/2

ICLK

高Z

注意：

1，高Z =高阻抗。

文件编号： 38-07415牧师* B

第3页7

初步

绝对最大条件

电源电压（V

DD

） ........................................- 0.5 + 7.0V

直流输入电压........................................ -0.5V至V

DD

+0.5

储存温度（无冷凝） .... -55 ° C至+ 125°C

结温................................ -40 ° C至+ 125°C

CY26049-36

数据保留@ TJ = 125°C ................................... >10年

封装功耗...................................... 350毫瓦

ESD（人体模型） MIL - STD- 883 .................... 2000V

（以上其中有用寿命可能受到损害。对于用户指南 -

线，没有测试。

建议可牵引水晶规格

[2]

参数

F

喃

C

LNOM

R

1

R

3

/R

1

DL

F

3SEPHI

F

3SEPLO

C

0

C

0

/C

1

C

1

描述

标称晶振频率

额定负载电容

等效串联电阻（ESR ）

第三泛音模式的ESR比

基本模式ESR

晶振驱动电平

基本模式

由于采用典型的R值

1

值

比最大规格少得多

任何外部串联电阻假设

并联谐振，基本

模式下， AT切割

分钟。

–

3

–

400

–

180

14.4

典型值。

18.432

14

–

0.5

–

18

马克斯。

–

25

–

2

–

–200

7

250

21.6

fF

mW

PPM

pF

单位

兆赫

pF

从3 * F三次泛音分离

喃

HIGH SIDE

从3 * F三次泛音分离

喃

LOW SIDE

水晶并联电容

分流比为动态电容

水晶动态电容

推荐工作条件

参数

V

DD

T

AC

T

AI

C

负载

t

pu

工作电压

环境温度（商业温度）

环境温度（工业级温度）

最大输出负载电容

上电时间为所有V

DD

s到到达最低

额定电压（功率坡道必须是单调）

描述

分钟。

3.15

0

–40

–

0.05

典型值。

3.3

–

马克斯。

3.45

70

85

15

500

单位

V

°C

pF

ms

DC电气规格

（商业温度： 0℃至70℃ ）

参数

I

OH

I

OL

V

IH

V

IL

I

IH

I

IL

C

IN

I

OZ

I

DD

描述

输出高电流

输出低电流

输入高电压

输入高电流

输入低电平电流

输入电容

输出漏电流

电源电流

高

Z

[1]

产量

C

负载

= 15 pF的，V

DD

= 3.45V ，FS [3：0 ] = 0100

C

负载

= 15 pF的，V

DD

= 3.45V ，FS [3：0 ] = 1101

注意：

2. Ecliptek公司ECX - 5761-18.432 M和ECX - 5762-18.432 M符合这些规范。

测试条件

V

OH

= V

DD

– 0.5, V

DD

= 3.3V （源）

V

OL

= 0.5, V

DD

= 3.3V （汇）

CMOS电平

V

IH

=V

DD

V

IL

=0V

分钟。

12

0.7

–

典型值。

24

–

5

–

±5

–

马克斯。

–

0.3

10

7

–

45

30

单位

mA

V

DD

V

DD

A

pF

A

mA

文件编号： 38-07415牧师* B

第4 7

初步

DC电气规格

（工业级温度： -40 °至85°C ）

参数

I

OH

I

OL

V

IH

V

IL

I

IH

I

IL

C

IN

I

OZ

I

DD

描述

输出高电流

输出低电流

输入高电压

输入高电流

输入低电平电流

输入电容

输出漏电流

电源电流

高Z

[1]

产量

C

负载

= 15 pF的，V

DD

= 3.45V ，FS [3：0 ] = 0100

C

负载

= 15 pF的，V

DD

= 3.45V ，FS [3：0 ] = 1101

测试条件

V

OH

= V

DD

– 0.5, V

DD

= 3.3V （源）

V

OL

= 0.5, V

DD

= 3.3V （汇）

CMOS电平

V

IH

= V

DD

V

IL

= 0V

分钟。

10

0.7

–

CY26049-36

典型值。

20

–

5

–

±5

–

马克斯。

–

0.3

10

7

–

50

35

单位

mA

V

DD

V

DD

A

pF

A

mA

AC电气规格

（商业温度： 0℃至70℃，工业温度： -40 ℃至85 ℃）下

参数

f

ICLK -E

f

ICLK -B

LR

DC = T

2

/t

1

T

PJIT1

T

PJIT2

描述

频率，输入时钟

防故障锁定范围

[3]

输出占空比

测试条件

输入时钟频率，外部模式

输入时钟频率，缓存模式

参考ICLK的安全=高范围

在占空比定义

图1中，

测量V 50 ％

DD

周期抖动均方根值， RMS

时钟抖动;输出<5 MHz的周期抖动，峰峰值10000期

周期抖动均方根值， RMS

注意事项：

3.取决于所选晶体和晶体规格。

分钟。

–

10

–250

45

–

典型值。

8.00

–

50

–

MAX 。 UNIT

–

60

55

250

50

500

100

千赫

兆赫

%

ps

250 ppm的

时钟抖动;输出> 5 MHz的周期抖动，峰峰值10000期

t

6

t

fs_lock

f

错误

ER

EF

PLL锁定时间

故障安全锁时间

频率合成错误

上升沿率

下降沿率

时间PLL在±锁定150 ppm的目标频率

时间PLL锁定ICKL （输出相位对齐

ICKL和安全=高）

实际的平均频率误差与目标

输出时钟边沿速率，测得的20％至80％的

V

DD

, C

负载

= 15 pF的见

图2中。

输出时钟边沿速率，测得的20％至80％的

V

DD

, C

负载

= 15 pF的见

图2中。

–

0.8

–

0

1.4

3

7

–

2

ms

s

PPM

V / ns的

电压和时序定义

t1

t2

CLK

50%

图1.占空比的定义; DC = T2 / T1

t3

80%

CLK

20%

t4

图2.上升和下降时间的定义： ER = 0.6× VDD / T3 ， EF = 0.6× VDD / T4

文件编号： 38-07415牧师* B

第5页第7

CY26049-36

的FailSafe PacketClock 全球通信

时钟发生器

特点

完全集成的锁相环（ PLL ）

FailSafe输出

锁相环由一个晶体振荡器驱动的即相位对齐

与外部参考

输出频率选择和/或编程

标准的通信频率

低抖动，高精度输出

商业和工业操作

3.3V ± 5 ％操作

16引脚TSSOP

当参考范围内，国家外汇管理局引脚驱动为高电平。

当基准电压源关闭， DCXO保持时钟输出。

安全引脚为低电平。

DCXO保持连续运行应输入

参考时钟故障

无干扰的过渡简化了系统的设计

可选的输出时钟频率，包括T1 / DS1 ， E1 ，

T3 / DS3，E3和OC- 3 。

与常用的，低成本的18.432 MHz的工作原理

水晶

零ppm误差为所有的输出频率

性能保证需要的应用

扩展级温度范围

兼容各个行业的标准设计平台

工业标准封装， 6.4× 5.0毫米

2

脚印

与仅为1.1毫米的高度轮廓。

好处

集成的高性能PLL专为与电信

munications频率合成省去

外部环路滤波器元件

逻辑框图

外部可牵引水晶

（ 18.432兆赫）

XIN

输入参考

（典型的为8 kHz ）

ICLK

TM

故障安全

控制

XOUT

数字

控制

水晶

振荡器

相

锁定

环

CLK

产量

分频器

CLK/2

FS [ 3：0]

频率选择

8K

安全

高= ICLK检测

引脚配置

CY26049-36

16引脚TSSOP

顶视图

ICLK 1

8K 2

FS1 3

FS2 4

VDD 5

VSS 6

CLK / 2 7

XIN 8

16 NC

15 CLK

14 FS0

13 FS3

12 VDD

11 Vss的

国家外汇管理局10

9 XOUT

赛普拉斯半导体公司

文件编号： 38-07415牧师* C

3901北一街

圣荷西

,

CA 95134

408-943-2600

修订后的2004年7月16日

CY26049-36

引脚德网络nitions

引脚名称引脚号

ICLK

8K

FS1

FS2

VDD

VSS

CLK/2

XIN

XOUT

安全

VSS

VDD

FS3

FS0

CLK

NC

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

引脚说明

参考输入时钟;

8 kHz或10至60兆赫。

时钟输出;

8 kHz或在缓冲模式下为高阻抗。

频率选择1 ;

确定每个CLK输出

表1中。

频率选择2 ;

确定每个CLK输出

表1中。

电源电压;

3.3V.

地

时钟输出;

每个频率

表1中。

可牵引晶振输入;

18.432兆赫。

可牵引晶体输出;

18.432兆赫。

高=参考范围内时，低=参考ICLK ICLK超出范围。

地

电源电压;

3.3V.

频率选择3 ;

确定每个CLK输出

表1中。

频率选择0 ;

确定每个CLK输出

表1中。

时钟输出;

每个频率

表1中。

无连接

选择指南

产品型号

CY26049-36

输入频率范围

8 kHz或10 60 MHz参考输入

水晶：每赛普拉斯规范18.432 MHz的晶振可牵引

输出

3

输出频率

8 kHz到155.52 MHz的

可选（见

表1）

功能说明

CY26049是一种可靠的频率合成器与参考

时钟输入端和三个时钟输出。该装置提供了一个

的应用场合连续运行最优解

要求中的一个主时钟故障的情况下。该

连续，无故障运行是通过使用一个DCXO实现

其中作为主时钟源。故障安全控制

只要与基准电路同步DCXO

基准是晶体的拉力范围内。

在参考时钟故障时的DCXO维护

该引用的最后的频率和相位信息

时钟。该CY26049-36的独特特征是， DCXO

实际上是在主时钟源。当参考

时钟恢复时， DCXO自动重新同步到

的参考。参考时钟输入的地位，

由CY26049-36检测，报告由国家外汇管理局引脚。

在缓冲模式（ FS3 ： FS0 = 1110或1111 ），该CY26049-36

可以用作一个抖动衰减器。在这种模式下，广泛的抖动

在输入时钟将“过滤” ，从而产生一个低抖动

输出时钟。

文件编号： 38-07415牧师* C

第2 7

CY26049-36

频率选择表

表1. CY26049-36频率选择输出解码表，外部模式（兆赫特别注明的除外）

ICLK

8千赫

FS3

0

1

FS2

0

1

0

1

FS1

0

1

0

1

0

1

0

FS0

0

1

0

1

0

1

0

1

0

1

0

1

0

1

CLK/2

1.544

2.048

22.368

17.184

77.76

16.384

14.352

高

Z

[1]

18.528

12.352

7.68

高Z

[1]

12.288

16.384

CLK

3.088

4.096

44.736

34.368

155.52

32.768

28.704

高Z

[1]

8K

8千赫

高Z

[1]

水晶

18.432

37.056

24.704

15.36

高Z

[1]

24.576

32.768

8千赫

高Z

[1]

8千赫

表2. CY26049-36频率选择输出解码表，缓冲模式

ICLK

20至60

10至30

FS3

1

FS2

1

FS1

1

FS0

0

1

CLK/2

ICLK/2

2*ICLK

CLK

ICLK

4*ICLK

8K

高

Z

[1]

Z

[1]

水晶

ICLK/2

ICLK

注意：

1，高Z =高阻抗。

文件编号： 38-07415牧师* C

第3页7

CY26049-36

绝对最大条件

电源电压（V

DD

） ........................................- 0.5 + 7.0V

直流输入电压........................................ -0.5V至V

DD

+0.5

储存温度（无冷凝） .... -55 ° C至+ 125°C

结温................................ -40 ° C至+ 125°C

数据保留@ TJ = 125°C ................................... >10年

封装功耗...................................... 350毫瓦

ESD（人体模型） MIL - STD- 883 .................... 2000V

（以上其中有用寿命可能受到损害。对于用户指南 -

线，没有测试。

建议可牵引水晶规格

[2]

参数

F

喃

C

LNOM

R

1

R

3

/R

1

DL

F

3SEPHI

F

3SEPLO

C

0

C

0

/C

1

C

1

描述

标称晶振频率

额定负载电容

等效串联电阻（ESR ）

第三泛音模式的ESR比

基本模式ESR

晶振驱动电平

基本模式

由于采用典型的R值

1

值

比最大规格少得多

任何外部串联电阻假设

并联谐振，基本模式，

AT切割

分钟。

–

3

–

400

–

180

14.4

典型值。

18.432

14

–

0.5

–

18

马克斯。

–

25

–

2

–

–200

7

250

21.6

fF

mW

PPM

pF

单位

兆赫

pF

从3 * F三次泛音分离

喃

HIGH SIDE

从3 * F三次泛音分离

喃

LOW SIDE

水晶并联电容

分流比为动态电容

水晶动态电容

推荐工作条件

参数

V

DD

T

AC

T

AI

C

负载

t

pu

t

ER （I）的

工作电压

环境温度（商业温度）

环境温度（工业级温度）

最大输出负载电容

上电时间为所有V

DD

s到到达最低

额定电压（功率坡道必须是单调）

8 kHz的输入边沿速率， 20％至80 ％的V

DD

= 3.3V

描述

分钟。

3.15

0

–40

–

0.05

0.07

典型值。

3.3

–

马克斯。

3.45

70

85

15

500

–

单位

V

°C

pF

ms

V / ns的

DC电气规格

（商业温度： 0℃至70℃ ）

参数

I

OH

I

OL

V

IH

V

IL

I

IH

I

IL

C

IN

I

OZ

I

DD

描述

输出高电流

输出低电流

输入高电压

输入高电流

输入低电平电流

输入电容

输出漏电流

电源电流

高

Z

[1]

产量

C

负载

= 15 pF的，V

DD

= 3.45V ，FS [3：0 ] = 0100

C

负载

= 15 pF的，V

DD

= 3.45V ，FS [3：0 ] = 1101

注意：

2. Ecliptek公司ECX - 5761-18.432 M和ECX - 5762-18.432 M符合这些规范。

测试条件

V

OH

= V

DD

– 0.5, V

DD

= 3.3V （源）

V

OL

= 0.5, V

DD

= 3.3V （汇）

CMOS电平

V

IH

=V

DD

V

IL

=0V

分钟。

12

0.7

–

典型值。

24

–

5

–

±5

–

马克斯。

–

0.3

10

7

–

45

30

单位

mA

V

DD

V

DD

A

pF

A

mA

文件编号： 38-07415牧师* C

第4 7

CY26049-36

DC电气规格

（工业级温度： -40 °至85°C ）

参数

I

OH

I

OL

V

IH

V

IL

I

IH

I

IL

C

IN

I

OZ

I

DD

描述

输出高电流

输出低电流

输入高电压

输入高电流

输入低电平电流

输入电容

输出漏电流

电源电流

高Z

[1]

产量

C

负载

= 15 pF的，V

DD

= 3.45V ，FS [3：0 ] = 0100

C

负载

= 15 pF的，V

DD

= 3.45V ，FS [3：0 ] = 1101

测试条件

V

OH

= V

DD

– 0.5, V

DD

= 3.3V （源）

V

OL

= 0.5, V

DD

= 3.3V （汇）

CMOS电平

V

IH

= V

DD

V

IL

= 0V

分钟。

10

0.7

–

典型值。

20

–

5

–

±5

–

马克斯。

–

0.3

10

7

–

50

35

单位

mA

V

DD

V

DD

A

pF

A

mA

AC电气规格

（商业温度： 0℃至70℃，工业温度： -40 ℃至85 ℃）下

参数

f

ICLK -E

f

ICLK -B

LR

DC = T

2

/t

1

T

PJIT1

T

PJIT2

t

6

t

fs_lock

f

错误

ER

EF

描述

频率，输入时钟

防故障锁定范围

[3]

输出占空比

测试条件

输入时钟频率，外部模式

输入时钟频率，缓存模式

参考ICLK的安全=高范围

在占空比定义

图1中，

测量V 50 ％

DD

周期抖动均方根值， RMS

时钟抖动;输出<5 MHz的周期抖动，峰峰值10000期

周期抖动均方根值， RMS

PLL锁定时间

故障安全锁时间

频率合成错误

上升沿率

下降沿率

时间PLL在±锁定150 ppm的目标频率

时间PLL锁定ICKL （输出相位对齐

ICKL和安全=高）

实际的平均频率误差与目标

输出时钟边沿速率，测得的20％至80％的

V

DD

, C

负载

= 15 pF的见

图2中。

输出时钟边沿速率，测得的20％至80％的

V

DD

, C

负载

= 15 pF的见

图2中。

分钟。

–

10

–250

45

–

0.8

典型值。

8.00

–

50

–

0

1.4

MAX 。 UNIT

–

60

55

250

50

500

100

3

7

–

2

千赫

兆赫

%

ps

ms

s

PPM

V / ns的

250 ppm的

时钟抖动;输出> 5 MHz的周期抖动，峰峰值10000期

电压和时序定义

t1

t2

CLK

50%

图1.占空比的定义; DC = T2 / T1

t3

80%

CLK

20%

t4

图2.上升和下降时间的定义： ER = 0.6× VDD / T3 ， EF = 0.6× VDD / T4

注意：

3.取决于所选晶体和晶体规格。

文件编号： 38-07415牧师* C

第5页第7