CY25701
可编程高频晶体
具展频（ SSXO ）和
无扩频（ XO ）选项
特点
晶体振荡器，带有扩频时钟（ SSXO ）
无扩频（ XO ）选项
宽工作输出时钟频率范围
10-166兆赫
可编程扩频标称31.5千赫
调制频率
中心蔓延： ± 0.25 ％到± 2.0 ％
向下蔓延： -0.5 ％至-4.0 ％
无价差： ± 0.0 ％
集成的锁相环（ PLL ）
85 ps的典型周期到周期抖动与SSCLK = 133 MHz的
3.3V工作电压
输出使能功能
4引脚LCC陶瓷SMD封装提供
= Pb-Free包装
工业级温度范围为-40 ° C至85°C
好处
提供广泛流传百分比最高
电磁干扰（EMI）的还原，以满足
监管机构的电磁兼容性（ EMC）
要求。降低了开发和制造
费用和时间将产品推向市场。
这种多用途的编程功能使用户能够
SSXO （与传播）和XO （之间切换，而不
传播）功能提供方便。
内部PLL产生高达166 MHz的输出。
适用于大多数的PC ，消费电子和网络
应用
标准和低功耗的应用程序兼容性
系统
室内设计样品和原型数量
可使用CY3672编程工具包和CY3724
插座适配器。量产批量均可提供
通过赛普拉斯增值分销合作伙伴或
使用第三方程序员BP Microsystems的希洛
系统，等等。
逻辑框图
引脚配置
CY25701
RFB
4针陶瓷贴片
PLL
同
调制
控制
4
VDD
3
SSCLK
C
XIN
可编程
CON组fi guration
C
XOUT
产量
分频器
和
MUX
3
SSCLK
OE
1
VSS
2
1
OE
4
VDD
2
VSS
赛普拉斯半导体公司
文件编号： 001-07313修订版**
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年7月25日
[+ ]反馈
CY25701
引脚德网络nition
针
1
2
3
4
OE
VSS
SSCLK
VDD
名字
电源地
扩频时钟输出（带或不带蔓延）
3.3V电源
必须提交给本地赛普拉斯领域中的应用
工程师（ FAE）或销售代表。一旦请求
处理完毕后，您将收到一个新的零件编号，
样本和数据表的编程值。这
部件号将被用于更多的样品的要求和
生产订单。请联系您当地的赛普拉斯FAE或销售
代表了解详情。
对CY25701的更多信息可从以下地址获得
赛普拉斯网站www.cypress.com 。
输出频率， SSCLK输出（ SSCLK ，引脚3 ）
经调制的频率在SSCLK输出由产生的
从嵌入晶体振荡器频率合成
输入。合成时钟的范围是从10到166兆赫。
价差百分比（ SSCLK ，引脚3 ）
该SSCLK传播可以被编程为各种传播
从± 0.25 ％的百分比值±2.0％的传播中心
和-0.5 ％ ，为向下蔓延-4.0 ％ 。请参阅
表2
可用价差期权。输入± 0.0％ （不扩散）的XO
（晶体振荡器）不扩散选项。
频率调制（ SSCLK ，引脚3 ）
默认频率调制编程为31.5千赫
所有SSCLK频率从10到166兆赫。备用
频率调制在30.1 kHz或32.9 kHz的可
通过Cyberclocks软件选择。联系工厂
其他的备选调制频率（如果需要） 。
描述
输出使能引脚：高电平有效。如果OE = 1， SSCLK启用
功能说明
该CY25701是一个扩频晶体振荡器（ SSXO ）
集成电路用于减少在当今的高速数字中发现的电磁干扰
电子系统。
该器件采用了赛普拉斯专有的PLL和传播
频谱时钟（ SSC ）技术，合成和调控
嵌入的输入晶体的频率。通过频率
调制时钟，测量的电磁干扰的基本
和谐波频率被大大降低。本次减持
在辐射能量可以显著降低成本
与监管机构（EMC ）的要求，并符合
改善时间将产品推向市场，而不会降低系统perfor-
曼斯。
该CY25701采用可编程配置存储器
阵列的合成输出频率和传播％。
蔓延％编程为中心扩散或下调
传播与各种传播百分比。范围为中心
价差为± 0.25％ ± 2.00 ％ 。该范围蔓延下来
从-0.5 ％到-4.0 ％ 。该工厂为较小的接触或
价差较大％的量（如果需要） 。请参阅
表2
为
蔓延的选择和不扩散值。
频率调制SSCLK输出可被编程
从10到166兆赫。
该CY25701是提供一个4针陶瓷SMD封装
为-40至85℃的工作温度范围。
节目简介
工厂/现场可编程CY25701
工厂/现场编程可用于样品和
制造赛普拉斯及其分销商。所有的请求
表1.编程数据要求
引脚功能
引脚名称
针＃
单位
计划价值
输出频率
SSCLK
3
兆赫
输入数据，
价差百分比码
[1]
SSCLK
3
%
输入数据，
调频
SSCLK
3
千赫
31.5
记
1. ± 0.0％或代码“ Z”为XO （无差价）选项。
文件编号： 001-07313修订版**
第2页8
[+ ]反馈
CY25701
表2.价差百分比选择
传播中心
流传下来
CODE
百分比
CODE
百分比
A
±0.25%
G
–0.5%
B
±0.5%
H
–1.0%
C
±0.75%
J
–1.5%
D
±1.0%
K
–2.0%
E
±1.5%
L
–3.0%
F
±2.0%
M
–4.0%
Z
±0.0%
Z
±0.0%
绝对最大额定值
电源电压（ VDD ） .................................... -0.5V至+ 7.0V
直流输入电压....................................- 0.5V至V
DD
+ 0.5V
储存温度（无冷凝） .... -55 ° C至+ 100°C
结温................................ -40 ° C至+ 125°C
数据保留@ TJ = 125°C ................................. >10年
封装功耗...................................... 350毫瓦
工作条件
参数
V
DD
T
A
T
A
C
负载
F
SSCLK
F
MOD
T
PU
电源电压
环境温度（商业）
环境温度（工业级）
马克斯。负载电容@ 3针
SSCLK输出频率，C
负载
= 15 pF的
扩频调制频率
上电时间为VDD达到指定的最低电压（功率斜坡必须
单调）
描述
分钟。
3.00
–20
–40
–
10
30.0
0.05
典型值。
3.30
–
–
–
–
31.5
–
马克斯。
3.60
70
85
15
166
33.0
500
单位
V
°C
°C
pF
兆赫
千赫
ms
DC电气特性
参数
I
OH
I
OL
V
IH
V
IL
I
IH
I
IL
I
OZ
C
IN
[2]
描述
输出高电流（引脚3 ）
输出低电流（引脚3 ）
输入高电压（引脚1 ）
输入低电压（引脚1 ）
输入高电流（引脚1）
输入低电平电流（引脚1 ）
输出漏电流（引脚3 ）
输入电容（引脚1 ）
电源电流
在室温初始精度。
频率。稳定性温度。范围
老化
条件
V
OH
= V
DD
– 0.5, V
DD
= 3.3V （源）
V
OL
= 0.5, V
DD
= 3.3V （汇）
CMOS电平，V 70％
DD
CMOS电平，V 30％
DD
V
in
= V
DD
V
in
= V
SS
三态输出， OE = 0
引脚1 ，或OE
V
DD
= 3.3V ， SSCLK = 10 166兆赫，
C
负载
= 0 ， OE = V
DD
T
A
= 25 ° C， 3.3V
T
A
= -20 ° C至70 ° C， 3.3V
T
A
= 25 ° C，第一年
分钟。
10
10
0.7V
DD
–
–
–
–10
–
–
–25
–25
–12
–5
典型值。
12
12
–
–
–
–
–
5
–
–
–
–
–
马克斯。
–
–
V
DD
0.3V
DD
10
10
10
7
50
25
25
12
5
单位
mA
mA
V
V
A
A
A
pF
mA
PPM
PPM
PPM
PPM
I
VDD
f/f
频率。过电压范围3.0 3.6V的稳定
记
2.通过特性保证，未经100％测试。
文件编号： 001-07313修订版**
第3页8
[+ ]反馈
CY25701
AC电气特性
[2]
参数
DC
t
R
t
F
T
CCJ1[3]
描述
输出占空比
输出上升时间
输出下降时间
条件
SSCLK ，测得V
DD
/2
20 ％的V -80％
DD,
C
L
= 15 pF的
20 ％的V -80％
DD,
C
L
= 15 pF的
25 MHZ
≤
SSCLK <133 MHz时，测得
V
DD
/2
SSCLK < 25 MHz时，测得V
DD
/2
分钟。
45
–
–
–
–
–
–
–
–
典型值。
50
–
–
85
215
–
150
150
–
马克斯。
55
2.7
2.7
200
400
1％的
1/SSCK
350
350
10
单位
%
ns
ns
ps
ps
s
ns
ns
ms
周期到周期抖动SSCLK （引脚3 ） SSCLK
≥133
MHz时，测得V
DD
/2
T
OE1
T
OE2
T
LOCK
输出禁止时间（ PIN1 = OE ）
输出使能时间（ PIN1 = OE ）
PLL锁定时间
从到停在OE下降沿时间
输出（异步）
从上升沿OE为输出的时间
有效频率（异步）
时间SSCLK达到有效频率
应用电路
图1.应用电路图
动力
4
VDD
0.1
F
3
SSCLK
CY25701
OE
1
VSS
2
VDD
记
3.抖动是取决于配置。实际抖动依赖于输出频率，扩频百分比，温度，和输出负载。欲了解更多信息，
请参考应用笔记， “抖动锁相环的系统：原因，影响和解决方案”可在http://www.cypress.com/clock/appnotes.html ，或接触
当地赛普拉斯现场应用工程师。
文件编号： 001-07313修订版**
第4页8
[+ ]反馈
QQ：2880707522 复制
