添加收藏夹  设为首页  深圳服务热线:13751165337  13692101218
51电子网联系电话:13751165337
位置:首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第768页 > CY25701JXC-ZZZT
CY25701JXC/FJXC
可编程高频晶体振荡器与传播
谱( SSXO )和无扩频( XO )选项
特点
晶体振荡器,带有扩频时钟( SSXO )
无扩频( XO )选项
宽工作输出时钟频率范围
10-166兆赫
可编程扩频标称31.5千赫
调制频率
中心蔓延: ± 0.25 %到± 2.0 %
向下蔓延: -0.5 %至-4.0 %
无价差: ± 0.0 %
集成的锁相环( PLL )
85 ps的典型周期到周期抖动与SSCLK = 133MHz的
3.3V工作电压
输出使能功能
4针乙脑塑料包装提供
= Pb-Free包装
好处
提供广泛流传的百分比为
最大的电磁干扰( EMI)的
减量化,以满足监管机构的电磁
合规性(EMC )的要求。减少人员开发
opment和制造成本并缩短产品上市时间。
这种多用途的编程功能使用户
( SSXO (与传播)和XO之间切换,而不
传播)功能提供方便。
内部PLL产生高达166 MHz的输出。
适用于大多数的PC ,消费电子和网络
应用
标准和低功耗的应用程序兼容性
系统
室内设计样品和原型
可使用CY3672编程量
套件和CY3613 ( JEC包)插座适配器。
量产批量已可通过赛普拉斯
增值分销合作伙伴或使用
第三方程序员BP Microsystems的希洛
系统,等等。
逻辑框图
引脚配置
CY25701JXC/FJXC
4 - pin塑料JE
RFB
PLL
调制
控制
C
XIN
可编程
CON组fi guration
C
XOUT
产量
分频器
MUX
1
OE
VDD 4
SSCLK 3
3
SSCLK
2
VSS
1
OE
4
VDD
2
VSS
赛普拉斯半导体公司
文件编号: 38-07684牧师* E
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年3月27日
[+ ]反馈
CY25701JXC/FJXC
引脚德网络nition
1
2
3
4
OE
VSS
SSCLK
VDD
名字
电源接地。
扩频时钟输出(带或不带扩散) 。
3.3V电源。
描述
输出使能引脚:高电平有效。
如果OE = 1, SSCLK被启用。
功能说明
该CY25701JXC / FJXC是扩频晶体振荡
荡器( SSXO )集成电路用于降低的目的的EMI发现
今天的高速数字电子系统。
该器件采用了赛普拉斯专有的PLL和传播
频谱时钟( SSC )技术,合成和调控
嵌入的输入晶体的频率。通过频率
调制时钟,测量的电磁干扰的基本
和谐波频率被大大降低。本次减持
在辐射能量可以显著降低成本
与监管机构(EMC )的要求,并符合
改善时间将产品推向市场,而不会降低系统perfor-
曼斯。
该CY25701JXC / FJXC采用可编程配置
存储器阵列的合成输出频率和传播%。
蔓延%编程为中心扩散或下调
传播与各种传播百分比。范围为中心
价差为± 0.25% ± 2.00 % 。该范围蔓延下来
从-0.5 %到-4.0 % 。该工厂为较小的接触或
价差较大%的量(如果需要) 。请参阅
表2
蔓延的选择和不扩散值。
频率调制SSCLK输出可被编程
从10-166兆赫。
该CY25701JXC / FJXC可在4引脚塑料封装
为-20至70℃的工作温度范围。
节目简介
现场/工厂可编程CY25701JXC / FJXC
现场/工厂编程可用于样品和
制造赛普拉斯及其分销商。所有的请求
必须提交给本地赛普拉斯领域中的应用
工程师( FAE)或销售代表。一旦请求
被处理后,您将收到一个新的零件编号,样品,
和数据表的编程值。这部分数量
将用于额外的样品索取及生产下
订单。
在CY25701JXC附加信息/ FJXC可
从赛普拉斯网站www.cypress.com获得。
输出频率, SSCLK输出( SSCLK ,引脚3 )
经调制的频率在SSCLK输出由产生的
从嵌入晶体振荡器频率合成
输入。合成时钟的范围是10-166兆赫。
价差百分比( SSCLK ,引脚3 )
该SSCLK传播可以被编程为各种传播
从± 0.25 %的百分比值±2.0%的传播中心
和-0.5 % ,为向下蔓延-4.0 % 。请参阅
表2
可用价差期权。输入± 0.0% (不扩散)的XO
(晶体振荡器)不扩散选项。
频率调制( SSCLK ,引脚3 )
频率调制被编程为31.5千赫的所有
SSCLK频率从10到166兆赫。联系工厂
如果需要更高的调制频率。
表1.编程数据要求
引脚功能
引脚名称
针#
单位
计划价值
输出频率
SSCLK
3
兆赫
输入数据,
价差百分比码
[1]
SSCLK
3
%
输入数据,
调频
SSCLK
3
千赫
31.5
表2.价差百分比选择
传播中心
流传下来
CODE
百分比
CODE
百分比
注意:
1. ± 0.0%或代码“ Z”为XO (无差价)选项。
A
±0.25%
G
–0.5%
B
±0.5%
H
–1.0%
C
±0.75%
J
–1.5%
D
±1.0%
K
–2.0%
E
±1.5%
L
–3.0%
F
±2.0%
M
–4.0%
Z
±0.0%
Z
±0.0%
文件编号: 38-07684牧师* E
第2 7
[+ ]反馈
CY25701JXC/FJXC
绝对最大额定值
电源电压( VDD ) .................................... -0.5V至+ 7.0V
直流输入电压....................................- 0.5V至V
DD
+ 0.5V
储存温度(无冷凝) .... -55 ° C至+ 100°C
结温................................ -40 ° C至+ 125°C
数据保留@ TJ = 125°C ................................ > 10年
封装功耗...................................... 350毫瓦
工作条件
参数
V
DD
T
A
C
负载
F
SSCLK
F
MOD
T
PU
电源电压
环境温度
马克斯。负载电容@ 3针
SSCLK输出频率,C
负载
= 15 pF的
扩频调制频率
上电时间为VDD达到指定的最低电压(功率斜坡绝
是单调)
描述
分钟。
3.00
–20
10
30.0
0.05
典型值。
3.30
31.5
马克斯。
3.60
70
15
166
33.0
500
单位
V
°C
pF
兆赫
千赫
ms
DC电气特性
参数
I
OH
I
OL
V
IH
V
IL
I
IH
I
IL
I
OZ
C
IN
[2]
描述
输出高电流(引脚3 )
输出低电流(引脚3 )
输入高电压(引脚1 )
输入低电压(引脚1 )
输入高电流(引脚1)
输入低电平电流(引脚1 )
输入电容(引脚1 )
电源电流
老化
条件
V
OH
= V
DD
– 0.5, V
DD
= 3.3V (源)
V
OL
= 0.5, V
DD
= 3.3V (汇)
CMOS电平,V 70%
DD
CMOS电平,V 30%
DD
V
in
= V
DD
V
in
= V
SS
引脚1 ,或OE
V
DD
= 3.3V , SSCLK = 10 166兆赫,C
负载
= 0 , OE = V
DD
T
A
= 25 ° C,第一年
分钟。
10
10
0.7V
DD
V
SS
–10
–5
典型值。
12
12
5
马克斯。
V
DD
0.3V
DD
10
10
10
7
50
5
单位
mA
mA
V
V
A
A
A
pF
mA
PPM
输出漏电流(引脚3 )三态输出, OE = 0
I
VDD
f
AC电气特性
[2]
参数
DC
t
R
t
F
T
CCJ1
[3]
描述
输出占空比
输出上升时间
输出下降时间
周期到周期抖动SSCLK
(引脚3 )
条件
SSCLK ,测得V
DD
/2
20 %的V -80%
DD,
C
L
= 15 pF的
20 %的V -80%
DD,
C
L
= 15 pF的
SSCLK
≥133
MHz时,测得V
DD
/2
25 MHZ
SSCLK <133 MHz时,测得
V
DD
/2
SSCLK < 25 MHz时,测得V
DD
/2
分钟。
45
典型值。
50
85
215
150
150
马克斯。
55
2.7
2.7
200
400
1%的
1/SSCK
350
350
10
单位
%
ns
ns
ps
ps
s
ns
ns
ms
T
OE1
T
OE2
T
LOCK
输出禁止时间( PIN1 = OE )时间从OE下降沿停止
输出(异步)
从输出的上升沿OE在以输出使能时间( PIN1 = OE )时间
有效频率(异步)
PLL锁定时间
时间SSCLK达到有效频率
注意事项:
2.通过特性保证,未经100%测试。
3.抖动是取决于配置。实际抖动依赖于输出频率,扩频百分比,温度,和输出负载。欲了解更多信息,请参阅
应用笔记, “抖动锁相环的系统:原因,影响和解决方案”可在http://www.cypress.com/clock/appnotes.html ,或联系您
当地的赛普拉斯现场应用工程师。
文件编号: 38-07684牧师* E
第3页7
[+ ]反馈
CY25701JXC/FJXC
应用电路
动力
4
VDD
0.1
F
3
SSCLK
CY25701
OE
1
VSS
2
VDD
图1.应用电路图
开关波形
占空比时序( DC = T
1A
/t
1B
)
t
1A
t
1B
SSCLK
图2.占空比波形
输出上升/下降时间
V
DD
SSCLK
0V
Tr
Tf
输出上升时间(tr ) = ( 0.6× V
DD
) / SR1 (或SR3 )
输出下降时间( TF) = ( 0.6× V
DD
) / SR2 (或SR4 )
请参考交流电气特性表SR (压摆率)值。
图3.输出上升/下降时间波形
输出使能/禁用时间
产量
启用
V
DD
0V
V
IL
V
IH
T
OE2
SSCLK
(异步
高阻抗
)
T
OE1
图4.输出使能/禁用时序波形
文件编号: 38-07684牧师* E
第4 7
[+ ]反馈
CY25701JXC/FJXC
信息图
[4]
172.5
171.5
170.5
169.5
168.5
167.5
166.5
165.5
164.5
163.5
162.5
161.5
160.5
159.5
0
20
40
60
80
100
120
时间(美国)
140
160
180
200
扩频简介: FNOM = 166MHz的,
FMOD = 30kHz的,散布% = -4 %
Fnominal
169.5
169
168.5
168
167.5
167
166.5
166
165.5
165
164.5
164
163.5
163
162.5
0
20
扩频简介: FNOM = 166MHz的,
FMOD = 30kHz的,散布% = +/- 1 %
Fnominal
40
60
80
100 120
时间(美国)
140
160
180
200
68.5
68
67.5
67
66.5
66
65.5
65
64.5
64
63.5
0
20
扩频简介: FNOM = 66MHz的,
FMOD = 30kHz的,散布% = -4 %
67.5
67
66.5
Fnominal
扩频简介: FNOM = 66MHz的,
FMOD = 30kHz的,散布% = +/- 1 %
66
65.5
65
64.5
40
60
80
100
120
时间(美国)
140
160
180
200
Fnominal
0
20
40
60
80
100 120
时间(美国)
140
160
180
200
订购信息
产品型号
[5,6]
无铅(无铅)
CY25701JXC–ZZZ
CY25701JXC–ZZZT
CY25701FJXC
CY25701FJXCT
4引脚塑封贴片JE
4引脚塑料JE SMD - 磁带和卷轴
4引脚塑封贴片JE
4引脚塑料JE SMD - 磁带和卷轴
商业, -20℃至70℃
商业, -20℃至70℃
商业, -20℃至70℃
商业, -20℃至70℃
包装说明
产品流程
注意事项:
4. “信息图表”是为了传达出典型的性能水平。没有性能规格的暗示或保证。参考表上
4和设备规范第5页。
5. “ ZZZ ”表示分配的产品的短线数字。这个数字将工厂的输出频率后,被分配并蔓延%的编程数据
从客户的好评。
6. “ FJXC ”后缀用于赛普拉斯的分销商在现场编程的产品。
文件编号: 38-07684牧师* E
第5页第7
[+ ]反馈
查看更多CY25701JXC-ZZZTPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    CY25701JXC-ZZZT
    -
    -
    -
    -
    终端采购配单精选

查询更多CY25701JXC-ZZZT供应信息

深圳市碧威特网络技术有限公司
 复制成功!