CY25562
扩频时钟发生器
特点
50到200 MHz的工作频率范围
广泛的传播选择（ 9 ）
接收时钟和晶振输入
低功耗
3.3V = 70兆瓦。 （FIN = 65兆赫）
扩频禁用功能
中心扩频调制
低周期到周期抖动
八脚SOIC封装
应用
高分辨率VGA控制器
液晶面板和显示器
工作站和服务器
好处
峰值EMI降低8 16分贝
快速的产品上市时间
降低成本
框图
300K
引脚配置
鑫/
CLK
1
参考
分频器
XIN / CLK 1
PD
CP
环
滤波器
8 XOUT
7 S0
VDD 2
XOUT 8
CY25562
调制
控制
反馈
分频器
VCO
VSS 3
SSCLK 4
6 S1
5 SSCC
VDD 2
输入
解码器
逻辑
VDD
VDD
分频器
＆放大器;
MUX
4 SSCLK
VSS 3
20 K
20 K
20 K
VSS
20 K
VSS
5
SSCC
6
S1
7
S0
赛普拉斯半导体公司
文件编号： 38-07392牧师* B
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年12月28日
CY25562
引脚说明
针＃
1
2
3
4
5
6
引脚名称
鑫/ CLK
VDD
GND
SSCLK
SSCC
S1
TYPE
I
P
P
O
I
I
正电源。
电源接地。
SSCG调制时钟输出。
扩频时钟控制（启用/禁用）功能。
SSCG功能已启用
当输入为高时，禁用输入为低电平。该引脚被拉高内部。
三电平逻辑输入控制引脚用来选择频率和带宽。
频率/带宽选择和三电平逻辑编程。看
图1 。
6脚有
内部电阻分压器网络到V
DD
和V
SS
。请参阅
框图第1页。
三电平逻辑输入控制引脚用来选择频率和带宽。
频率/带宽选择和三电平逻辑编程。看
图1 。
引脚7
内部电阻分压器网络到V
DD
和V
SS
。参见框图第1页。
振荡器输出引脚连接到晶体。
离开这个引脚悬空如果外部
时钟驱动鑫/ CLK 。
引脚说明
时钟或晶振输入接口。
请参阅
表1
对于输入频率范围选择。
7
8
S0
XOUT
I
O
概述
赛普拉斯的CY25562是一个扩频时钟发生器
（ SSCG ） IC用于减小电磁的目的
干扰（EMI ）在今天的高速数字发现
电子系统。
该CY25562采用了赛普拉斯专有的锁相环
（ PLL）和扩频时钟（ SSC ）技术
合成和频率调制的输入频率
参考时钟。通过频率调制时钟，
EMI测量的基波和谐波频率
时钟（ SSCLK ）大大降低。
这种减少在辐射能量可以显著降低
监管要求和时间符合成本
市场而不降低系统性能。
该CY25562是一个非常简单和通用的设备使用。该
频率和蔓延％范围内选择通过编程S0
和S1数字输入。这些投入使用的三（3 ）逻辑状态
包括高（H） ，低（L） ，以及中间（M）的逻辑电平，以
选择九个可用蔓延％的范围之一。参考
toTable
1
编程细节。
该CY25562用于与一个参考应用
频率在50至200兆赫的范围内。
种类繁多的数字化可选扩展比率是
成为可能，通过使用三电平（高，低和中）的逻辑
在S0和S1的数字控制输入。
输出传播（频率调制）是对称
集中于输入频率。
扩频时钟控制（ SSCC ）功能，或
禁用频率扩展和提供了用于容易
系统性能的EMI测试期间比较。
该CY25562可在八脚SOIC封装
0至70 °C的工作温度范围。
参考CY25561应用较低的驱动要求一
ments和较低的驱动器和频率的CY25560
要求。
文件编号： 38-07392牧师* B
第2页8
CY25562
表1.频率和传播％选择（中心扩频）
5 0 - 1 0 0 M·H Z（ 1。· W R A N克五）
在P ü吨
f重新Q ü简
（ M·H Z）
50 - 60
60 - 70
70 - 80
80 - 100
S1=M
S0=M
(% )
4 .3
4 .0
3 .8
3 .5
S1=M
S0=0
(% )
3 .9
3 .6
3 .4
3 .1
S1=1
S0=0
(% )
3 .3
3 .1
2 .9
2 .7
S1=0
S0=0
(% )
2 .9
2 .6
2 .5
2 .2
S1=0
S0=M
(% )
2 .7
2 .5
2 .4
2 .1
发E乐（C T）日é
f重新Q ú ê N c个Y A N D
权证 TE R 5 P再一个D％
D E的红外线E D一N D个简
集合S1 ， S0为
在D IC TE的 。
1 0 0 - 2 0 0 M·H （H IG H·R A N克五）
在P ü吨
f重新Q ü简
（ M·H Z）
100 – 120
1 2 0 -1 3 0
130 - 140
140 - 150
150 - 160
160 - 170
170 - 180
180 - 190
190 - 200
S1=1
S0=M
(% )
3 .0
2 .7
2 .6
2 .6
2 .5
2 .4
2 .4
2 .3
2 .3
S1=0
S0=1
(% )
2 .4
2 .1
2 .0
2 .0
1 .8
1 .8
1 .8
1 .7
1 .6
S1=1
S0=1
(% )
1 .6
1 .4
1 .3
1 .3
1 .2
1 .2
1 .2
1 .1
1 .1
S1=M
S0=1
(% )
1 .3
1 .1
1 .1
1 .1
1 .0
1 .0
1 .0
0 .9
0 .9
发E乐（C T）日é
f重新Q ú ê N c个Y A N D
权证 TE R 5 P再一个D％
D E的红外线E D一N D个简
集合S1 ， S0为
在D IC TE的 。
三电平逻辑
用二进制逻辑，四种状态可以用两个被编程
控制线，而三电平逻辑，可以设定9逻辑
指出使用两个控制线。在CY25562三电平逻辑
通过除了限定了第三逻辑状态来实现
标准逻辑“1”和“0”的引脚6和CY25562 7
通过施加到相应的电压识别一个逻辑状态
引脚。这些状态被定义为“0” （低） ，“M” （中） ，和
“1”（一） 。每个国家都有一个定义的电压范围
由该CY25562解释为“ 0 ”，“M ”或“1”逻辑状态。
请参阅
表2
对于电压范围为每个逻辑状态。该
CY25562有内部连接两个相同阻值的电阻
到引脚6和引脚7 ，即产生默认的“ M”状态。 6针
和/或7可直接连接到地或V
DD
方案一
逻辑“0”或“1”的状态下，分别参见下面的例子。
VDD
CY25562
S0 = "M" （N / C ）
S0
7
S1
CY25562
S0
S0 = "1"
7
S1
S1 = "0" （GND）的
VDD
6
VDD
SSCC = "1"
5
CY25562
S0
S0 = "1"
7
VDD
S1 = "0" （GND）的
6
S1
S1 = "1"
6
SSCC = "1"
5
SSCC = "1"
5
图1.三电平逻辑实例
操作SSCG理论
该CY25562是使用propri-的PLL型时钟发生器
etary赛普拉斯设计以调节参考时钟。通过
精确地控制输出时钟的带宽，则
CY25562变为低EMI时钟发生器。理论和
该CY25562的详细动作将在要讨论
下面的章节。
EMI
所有的数字时钟在他们的谐波产生不必要的能量。
传统的数字时钟方波的占空比
这是非常接近50％。因为这个五十〇分之五十○ -占空比，
数字时钟产生大部分的谐波能量的
奇次谐波，即;第三，第五，第七，等，这是可能的，以
减少能量中所含的基本量
和奇次谐波通过增加基波的带宽
心理时钟频率。传统的数字时钟具有一
非常高的Q因子，这意味着所有的能量在该的那
频率集中在一个很窄的带宽，形成机制
吸收的敷料，高能量峰值。监管机构测试
电子设备由峰值能量的辐射的量
从设备。通过降低峰值能量在基波
精神和谐波频率，被测设备是
能够满足机构的需求EMI。常规
降低EMI使用屏蔽，过滤，多层的方法
多氯联苯等等。 CY25562降低峰值能量中的时钟
通过增加时钟带宽，从而降低了问
SSCG
SSCG采用调制时钟的专利技术
在一个很窄的带宽和变化的控制速度，
文件编号： 38-07392牧师* B
第3页8
CY25562
峰值和周期循环。该CY25562采用窄
波段数字参考时钟在50-200 MHz范围内，并
产生一个时钟控制的开始之间扫（ F1 ）
和stop（ F2）频率变化的精确率。要理解
立会发生什么时钟时SSCG应用，
考虑一个200MHz的时钟具有50 ％的占空比。从
200 - MHz时钟，我们了解以下内容：
调制域分析仪被用来可视化
扫波形和扫描周期。
图2
显示
一个200 MHz的可编程扩频时钟发生器时钟的调制方式。注意，该
实际扫描波形不是简单的正弦波或锯齿波
波形。
图2
也示出了相同的SSCG的扫描
时钟使用频谱分析仪。频谱分析仪扫描
显示了一个10 dB的衰减的高峰射频能量时使用
在CY25562可编程扩频时钟发生器时钟。
50 %
50 %
调制速率
扩频时钟发生器使用频率
调制（FM ），以在一个特定的频带能量分布
频率。时钟的最高频率（ Fmax）变大，并
时钟（ FMIN ）的最小频率决定了这个乐队
频率。所需的时间过渡，从FMIN到最大频率
和回FMIN是调制率， TMOD的周期。
的SSCG时钟调制率通常被称为中
条款频率或FMOD = 1 / TMOD的。
输入时钟频率，散热片，以及内部分频器计数，
CDIV ，确定调制率。在一些SSCG时钟
发电机，所选择的范围决定了内部分频器
算。在其他SSCG时钟，内部分隔数是固定的
超过该部分的工作温度范围。该CY25562具有固定
2332分计。
TC = 5.0纳秒
时钟频率= FC = 200 MHz的
时钟周期= =锝1/200兆赫。
如果这个时钟被施加到CY25562的辛/ CLK引脚，所述
输出时钟引脚4 （ SSCLK ）将被扫来回
在两个频率。这两个频率， F1和F2 ，
用于计算到扩散或带宽的总量
施加在参考时钟引脚1作为时钟被使
过渡，扫描，从F1到F2中，所需的时间量，并
扫描波形成为一个非常重要的因素
降低EMI的量从SSCG时钟来实现的。
设备
CY25562
CDIV
2332
（全量程）
例如：
设备
CY25562
鳍
=
200兆赫
范围=
S1 = 1, S0 = 1
THEN ;
调制速率= FMOD = 200兆赫/ 2332 = 85.7千赫。
调制方式
频谱分析仪
图2. SSCG时钟， CY25562 ，翅= 200 MHz的
文件编号： 38-07392牧师* B
第4页8
QQ：2881677436 复制
