CY25560
引脚说明
引脚号
1
2
3
4
5
6
鑫/ CLK
VDD
GND
SSCLK
SSCC
S1
TYPE
I
P
P
O
I
I
正电源。
电源接地。
调制时钟输出是相同频率的输入时钟或晶体
频率。
扩频时钟控制（启用/禁用）功能。
SSCG功能已启用
当输入为高时，禁用输入为低电平。该引脚被拉高内部。
三电平逻辑输入控制引脚用来选择输入频率范围蔓延
个百分点。
参见三电平逻辑3页的编程细节。 6脚有内部电阻
分压网络到V
DD
和V
SS
。参见框图第1页。
三电平逻辑输入控制引脚用来选择输入频率范围蔓延
个百分点。
参见三电平逻辑3页的编程细节。 7脚有内部电阻
分压网络到V
DD
和V
SS
。参见框图第1页。
振荡器输出引脚连接到晶体。
离开这个引脚悬空如果外部
时钟用于驱动X
IN
/ CLK输入（引脚1） 。
一个9可蔓延％范围。请参阅
表1
为
编程细节。
该CY25560是为SVGA （ 40兆赫）和XVGA优化
（ 65 MHz）的控制器的时钟，也适合于应用
系统蒸发散其中的频率范围为25至100兆赫。
种类繁多的数字化可选扩展比率是
成为可能，通过使用三电平（高，低和中间）
逻辑在S0和S1的数字控制输入。
输出传播（频率调制）是对称
集中于输入频率。
扩频时钟控制（ SSCC ）功能，或
禁用频率扩展和提供了用于容易
系统性能的EMI测试期间比较。
该CY25560可在八脚SOIC封装
0 ° C至70° C商业级和-40 ° C至85°C工业
操作温度范围内。
引脚说明
时钟或晶振输入接口。
请参阅
表1
对于输入频率范围选择。
7
S0
I
8
XOUT
O
概述
赛普拉斯的CY25560是一个扩频时钟发生器
（ SSCG ） IC用于降低EMI发现的目的
今天的高速数字电子系统。
该CY25560采用了赛普拉斯专有的锁相环
（ PLL）和扩频时钟（ SSC ）技术
合成和频率调制的输入频率
参考时钟。通过频率调制时钟，
EMI测量的基波和谐波频率
时钟（ SSCLK ）大大降低。
这种减少在辐射能量可以显著降低
监管要求和时间符合成本
市场而不降低系统性能。
该CY25560是一个非常简单和通用的设备使用。该
频率和蔓延％范围内选择通过编程S0
和S1数字输入。这些投入使用的三（3 ）逻辑状态
包括高（H） ，低（L）和中（M）的逻辑电平来选择
表1.频率和传播％选择（中心扩频）
25 - 50兆赫（低量程）
输入
频率
（兆赫）
25 – 35
35 – 40
40 – 45
45 – 50
S1=M
S0=M
(%)
4.3
3.9
3.7
3.4
S1=M
S0=0
(%)
3.8
3.5
3.3
3.1
S1=1
S0=0
(%)
3.4
3.1
2.8
2.6
S1=0
S0=0
(%)
2.9
2.5
2.4
2.2
S1=0
S0=M
(%)
2.8
2.4
2.3
2.1
选择
频率
中心扩频％
想要再
集合S1 ， S0为
表示。
50 - 100兆赫（高量程）
输入
频率
（兆赫）
50 – 60
60 – 70
70 – 80
80 – 100
S1=1
S0=M
(%)
2.9
2.8
2.6
2.4
S1=0
S0=1
(%)
2.1
2.0
1.8
1.7
S1=1
S0=1
(%)
1.5
1.4
1.3
1.2
S1=M
S0=1
(%)
1.2
1.1
1.1
1.0
选择
频率
中心扩频％
想要再
集合S1 ， S0为
表示。
文件编号： 38-07425牧师* D
第2页8
CY25560
CY25560
S0 = "M" （N / C ）
7
S0
S0 = "1"
S1
S1 = "0" （GND）的
VDD
SSCC = "1"
5
SSCC = "1"
5
6
VDD
SSCC = "1"
5
CY25560
7
S0
VDD
CY25560
S0 = "1"
7
S0
VDD
S1 = "0" （GND）的
6
S1
S1 = "1"
6
S1
图1.三电平逻辑实例
三电平逻辑
用二进制逻辑，四种状态可以用两个被编程
控制线，而三电平逻辑可以设定9逻辑
指出使用两个控制线。在三电平逻辑
CY25560是通过在限定的第三逻辑状态来实现
除了标准的逻辑“1”和“0”的引脚6和7的
CY25560通过施加到所述电压识别一个逻辑状态
各引脚。这些状态被定义为“0” （低） ， “M”的
（中） ，和“1”（一） 。每个国家都有一个定义
电压范围是由CY25560为“0”的解释， “M”的
或“1”逻辑状态。请参阅
表2
对于电压范围为每
逻辑状态。该CY25560有两个相等的值电阻分压器
内部连接到引脚6和7产生的默认
“M” （中）的状态，如果这些引脚悬空（ NC） 。引脚
图6和/或7可直接连接到地或V
DD
方案一
逻辑“0”或“1”的状态下，分别
SSCG
SSCG采用调制时钟的专利技术
在一个很窄的带宽和变化的控制速度，
峰值和周期循环。该CY25560采用窄
波段数字参考时钟在25-100 MHz范围内，并
产生一个时钟控制的开始和彩票之间
停止频率和变化的准确率。要理解
恰好在SSCG应用时钟是什么，考虑
65 - MHz时钟具有50 ％的占空比。从65 MHz的时钟我们
了解以下内容：
时钟频率= FC = 200 MHz的
时钟周期=锝= 1/ 200兆赫= 5.0纳秒。
5%
0
5%
0
T = 5N的
0.0 s
操作SSCG理论
该CY25560是使用propri-的PLL型时钟发生器
etary赛普拉斯设计。通过精确控制带宽
输出时钟的CY25560变为低EMI时钟
发电机。该CY25560的理论和具体操作
在以下章节中进行讨论。
EMI
所有的数字时钟在他们的谐波产生不必要的能量。
传统的数字时钟方波的占空比
这是非常接近50％。因为这个50/50的占空比，
数字时钟产生大部分的谐波能量的
奇次谐波，即，第三，第五，第七，等，这是可能的，以
减少能量中所含的基本量
和奇次谐波通过增加基波的带宽
心理时钟频率。传统的数字时钟具有一
非常高的Q因子，这意味着所有的能量在该的那
频率集中在一个很窄的带宽，形成机制
吸收的敷料，高能量峰值。监管机构测试
电子设备由峰值能量的辐射的量
从设备。通过降低峰值能量在基波
精神和谐波频率，被测设备是
能够满足机构的需求EMI。常规
减少电磁干扰的方法已经使用屏蔽，滤波，
多层印刷电路板等。 CY25560采用的方法
通过增加时钟减小峰值能量中的时钟
带宽，并降低了Q.
如果这个时钟应用到CY25560的的鑫/ CLK引脚
输出时钟引脚4 （ SSCLK ）将被扫来回
在两个频率。这两个频率， F1和F2 ，
用于计算到扩散或带宽的总量
施加在参考时钟引脚1作为时钟被使
从F1到F2的转变，时间和扫描量
波形中的EMI的量起到非常重要的作用
减少从SSCG时钟来实现的。
调制域分析仪被用来可视化
扫波形和扫描周期。
图2
显示
一个65 MHz的可编程扩频时钟发生器时钟的调制方式。注意，该
实际扫描波形不是简单的正弦波或锯齿波
波形。
图2
也示出了相同的SSCG的扫描
时钟使用频谱分析仪。在这种扫描就可以看到
当使用一个6.48 -dB的降低的峰值RF能量
SSCG时钟。
调制速率
扩频时钟发生器使用频率
调制（FM ），以在一个特定的频带能量分布
频率。时钟的最高频率（ Fmax）变大，并
时钟（ FMIN ）的最小频率决定了这个乐队
频率。所需的时间过渡，从FMIN到最大频率
和回FMIN是调制率， TMOD的周期。
的SSCG时钟调制率通常被称为中
条款频率或FMOD = 1 / TMOD的。
输入时钟频率，散热片，以及内部分频器计数，
CDIV ，确定调制率。在一些SSCG时钟
发电机，所选择的范围决定了内部分频器
算。在其他SSCG时钟，内部分隔数是固定的
超过该部分的工作温度范围。该CY25560具有固定
1166分计。
第3页8
文件编号： 38-07425牧师* D
CY25560
设备
CY25560
CDIV
1166
（全量程）
例如：
设备
CY25560
鳍
=
65兆赫
范围=
S1 = 1, S0 = 0
THEN ;
调制速率= FMOD = 65兆赫/ 1166 = 55.7千赫。
调制方式
频谱分析仪
图2. SSCG时钟， CY25560 ，翅= 65 MHz的
CY25560应用原理图
VDD
C3
0.1 uF的
2
C2
1
Y1
30 M·H
8
X IN / C LK
VDD
S S小 LK
4
27 pF的
C3
XOUT
27 pF的
25560
5
S1
SSCC
VSS
3
6
VDD
S0
7
图3.应用原理
在原理图
科幻gure 3
上面演示了如何
CY25560被配置在一个典型的应用。此应用程序
被示出为使用30 -MHz的基本晶体。在大多数
应用外部参考时钟被使用。应用
于鑫（引脚1 ）外部时钟信号和将XOUT （引脚8）
悬空。
联系赛普拉斯如果要使用高阶晶体。
文件编号： 38-07425牧师* D
第4页8
CY25560
绝对最大额定值（商业级）
[1, 2]
电源电压（V
DD
） ： .................................... -0.5V至+ 6.0V
直流输入电压： 0.5V ....................................-到VDD + 0.5V
结温................................. -40 ° C至+ 140℃
工作温度： ...................................... 0 ° C至70℃
DC电气特性
V
DD
= 3.3V ± 10％ ，T = 0℃至70℃和C
L
（引脚4 ） = 15 pF的，除非另有说明
参数
V
DD
V
IH
V
IM
V
IL
V
OH
V
OL
C
in1
C
in2
C
in2
I
DD1
I
DD2
I
DD3
描述
电源电压范围
输入高电压
输入电压中
输入低电压
输出高电压
输出低电压
输入电容
输入电容
输入电容
电源电流
电源电流
电源电流
±10%
S0和S1只
S0和S1只
S0和S1只
I
OH
= 6毫安
I
OH
= 6毫安
鑫/ CLK （引脚1 ）
XOUT （引脚8 ）
S0，S1， SSCC （管脚7,6 ，5）
FIN = 25 MHz时， CL = 0
FIN = 65 MHz时， CL = 0
FIN = 100 MHz时， CL = 0
3
6
3
4
8
4
17
27
42
条件
分钟。
2.97
0.85V
DD
0.40V
DD
0.0
2.4
0.4
5
10
5
23
41
59
典型值。
3.3
V
DD
0.50V
DD
0.0
马克斯。
3.63
V
DD
0.60V
DD
0.15V
DD
单位
V
V
V
V
V
V
pF
pF
pF
mA
mA
mA
存储温度.................................. -65 ° C至+ 150°C
静电放电电压（ ESD ） ............................ 2,000V民
表2.电气时序特性
V
DD
= 3.3V ± 10％ ，T = 0℃至70℃和C
L
（引脚4 ） = 15 pF的，除非另有说明
参数
I
CLKFR
t
F
t
R
D
TYin
D
TYout
J
CC1
J
CC2
描述
输入时钟频率范围
时钟上升时间（引脚4 ）
时钟下降时间（引脚4 ）
输入时钟的占空比
输出时钟占空比
周期到周期抖动
周期到周期抖动
V
DD
= 3.30V
SSCLK @ 0.4 - 2.4V
SSCLK @ 0.4 - 2.4V
鑫/ CLK （引脚1 ）
SSCLK （引脚4 ）
鱼翅= 25-50兆赫， SSCC = 1
鱼翅= 50-100兆赫， SSCC = 1
条件
分钟。
25
1.0
1.0
25
45
1.8
1.8
50
50
150
130
典型值。
马克斯。
100
2.8
2.8
75
55
300
200
单位
兆赫
ns
ns
%
%
ps
ps
注意事项：
1.操作在任何绝对最大额定值是不是暗示。
2.单电源供电：对任何输入或I / O引脚不能超过上电时的电源引脚上的电压。
文件编号： 38-07425牧师* D
第5页8
QQ：2881677436 复制
