【CY25402/CY25422/CY25482两个PLL可编程时钟发生器扩频特点■■■■■■可编程驱】,IC型号CY25482SXC-XXX,CY25482SXC-XXX PDF资料,CY25482SXC-XXX经销商,ic,电子元器件-51电子网

51电子网联系电话：13692101218

位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第207页 > CY25482SXC-XXX

CY25402/CY25422/CY25482

两个PLL可编程时钟发生器

扩频

特点

■

■

■

■

■

■

可编程驱动强度三个时钟输出

无干扰的输出，而开关频率

8引脚SOIC封装

商用和工业温度范围

两个完全集成锁相环（ PLL）的

输入频率范围

外部晶振： 8 48 MHz的

外部参考： 8 166 MHz的时钟

基准时钟的输入电压范围

2.5V ，3.0V和3.3V为CY25482

1.8V为CY25402和CY25422

宽工作输出频率范围

3 ，以166 MHz的

可编程扩频与中心上下

价差期权和Lexmark和线性调制谱

VDD电源电压选项：

2.5V ， 3.0V ，并为CY25402和CY25482 3.3V

1.8V为CY25422

可选的输出时钟电压VDD无关：

2.5V ， 3.0V ，并为CY25402和CY25482 3.3V

1.8V为CY25422

有选项来选择四种不同的频率选择特性

频率

掉电，输出使能和SS ON / OFF控制

低抖动，高精度输出

能力，以合成非标准频率与

小数N分频功能

■

好处

■

■

多个高性能的PLL允许合成无关

频率

非易失性编程PLL的个性化

频率，扩频特性，驱动强度，

晶体负载电容，输出频率

使用专用的可编程降低EMI

扩频钟表

对于系统频率容限测试，可编程PLL

会见复杂系统的关键时序要求

设计

适合个人电脑，消费产品，便携和网络应用程序

阳离子

能够零PPM频率合成错误

时钟频率在不中断系统运行

开关

在标准和低功率系统的应用程序兼容性

■

■

■

■

■

■

■

■

■

■

■

■

■

■

■

框图

鑫/

EXCLKIN

XOUT

OSC

MUX

和

FS0

FS1

控制

逻辑

PLL 2

(SS)

PLL 1

(SS)

交叉开关

开关

产量

分频器

和

DRIVE

实力

控制

CLK1

REFOUT

CLK2

SSON

PD ＃ / OE

赛普拉斯半导体公司

文件编号： 001-12565修订版* B

198冠军苑

圣荷西

,

CA 95134-1709

408-943-2600

修订后的2007年11月13日

[+ ]反馈

CY25402/CY25422/CY25482

表1.设备选型指南

设备

CY25402

CY25482

CY25422

晶振输入

是的

No

是的

EXCKLKIN输入

1.8V LVCMOS

2.5V ， 3.0V ， 3.3V LVCMOS

1.8V LVCMOS

VDD

2.5V, 3.0V, 3.3V

2.5V, 3.0V, 3.3V

1.8V

图1.引脚图 - CY25402 8 -LD SOIC

鑫/

EXCLKIN

VDD

CLK1

REFOUT /

FS0

1

2

3

4

CY25402

8

7

6

5

XOUT

GND

CLK2/SSON

PD#/OE/FS1

表1.引脚定义 - CY25402 （ 2.5V ， 3.0V或3.3V电源）

引脚数

1

2

3

4

5

6

7

8

名字

XIN / EXCLKIN输入

VDD

CLK1

PD#/OE/FS1

CLK2/SSON

GND

XOUT

动力

产量

输入

输出/输入

动力

产量

IO

电源： 2.5V ， 3.0V或3.3V

可编程时钟输出与扩频

多功能可编程引脚：参考时钟输出或频率选择引脚

多功能可编程引脚：省电，输出使能或频率选择

针

多功能可编程引脚：可编程时钟输出与传播

谱或扩频ON / OFF控制销

电源地

晶振输出

描述

晶振输入或1.8V的外部时钟输入

REFOUT / FS0输出/输入

文件编号： 001-12565修订版* B

第10 2

[+ ]反馈

CY25402/CY25422/CY25482

图2.引脚图 - CY25482 8 -LD SOIC

EXCLKIN

VDD

CLK1

REFOUT /

FS0

1

2

3

4

CY25482

8

7

6

5

DNU

GND

CLK2/SSON

PD#/OE/FS1

表2.引脚定义 - CY25482 （ 2.5V ， 3.0V或3.3V电源）

引脚数

1

2

3

4

5

6

7

8

名字

EXCLKIN

VDD

CLK1

PD#/OE/FS1

CLK2/SSON

GND

DNU

输入

动力

产量

输入

输出/输入

动力

产量

IO

电源： 2.5V ， 3.0V或3.3V

可编程时钟输出与扩频

多功能可编程引脚：参考时钟输出或频率选择引脚

多功能可编程引脚：省电，输出使能或频率选择

针

多功能可编程引脚：可编程时钟输出与传播

谱或扩频ON / OFF控制销

电源地

不要使用此引脚

图3.引脚图 - CY25422 8 -LD SOIC

鑫/

EXCLKIN

VDD

CLK1

REFOUT /

FS0

描述

2.5V ， 3.0V或3.3V的外部时钟输入

REFOUT / FS0输出/输入

1

2

3

4

CY25422

8

7

6

5

XOUT

GND

CLK2/SSON

PD#/OE/FS1

表3.引脚定义 - CY25422 （ 1.8V电源）

引脚数

1

2

3

4

5

6

7

8

VDD

CLK1

REFOUT/FS0

PD#/OE/FS1

CLK2/SSON

GND

XOUT

名字

XIN / EXCLKIN

输入

动力

产量

输出/输入

输入

输出/输入

动力

产量

IO

电源： 1.8V

可编程时钟输出与扩频

多功能可编程引脚：参考时钟输出或频率选择引脚

多功能可编程引脚：省电，输出使能或频率选择

针

多功能可编程引脚：可编程时钟输出与传播

谱或扩频ON / OFF控制销

电源地

晶振输出

第10 3

描述

晶振输入或1.8V的外部时钟输入

文件编号： 001-12565修订版* B

[+ ]反馈

CY25402/CY25422/CY25482

概述

2配置PLL

该CY25402 ， CY25482和CY25422有两个可编程

的PLL可以被用于产生输出频率范围

从3到166兆赫。具有两个PLL的优点在于，一个

单个设备生成从两个独立的频率

单晶。

频率选择输入，可以使用在这些选择

任意编程的频率设置。每路输出都有

可编程输出分频器选项。

无干扰频率开关

当频率选择引脚，FS （1 ：0）用于切换

频率，输出无干扰提供的频率为

开关采用输出分频器。此功能使uninter-

而时钟频率被切换rupted系统操作。

输入参考时钟

输入参考时钟可以是晶体或时钟信号，

对CY25402和CY25422而就在时钟信号的CY25482 。

输入频率范围为晶体（XIN）为8兆赫至48兆赫

而对于外部参考时钟（ EXCLKIN ）为8 MHz到166

兆赫。参考时钟输入CY25482的电压范围

为2.5V / 3.0V / 3.3V ，而对CY25402和CY25422为1.8V 。

这给用户的这台设备是兼容的选项

不同的输入时钟的电压电平的系统。

PD ＃ / OE模式

多功能引脚PD ＃ / OE / FS1 （引脚5 ）可以通过编程来

工作为频率选择（ FS1 ），掉电（ PD ＃）或

输出使能（OE ）模式。 PD ＃是一个低真输入。如果激活它

关断整个芯片，产生最小功率

消费设备。设置此信号带来高的

设备中使用默认寄存器设置操作模式。

当此引脚设定为输出使能（ OE ），时钟

输出可以启用或使用OE （引脚5）禁用。个人

时钟输出可以被编程为对本OE引脚敏感。

VDD电源选项

这些器件具有可编程电源选项。该

CY25402 / CY25482是一个高电压部分，可以是

编程在任何电压2.5V ， 3.0V ， 3.3V或同时运行

CY25422是一个低电压部分，可以在1.8V操作。

输出驱动强度

单个时钟输出的直流驱动强度可

编程为不同的值。表4示出了典型的上升

时间和下降时间对不同的驱动强度的设置。

表4.输出驱动强度

输出驱动强度

低

中低

中高

高

上升/下降时间（ NS ）

（典型值）

6.8

3.4

2.0

1.0

输出源选择

这些器件具有针对每个可编程输入源的

时钟输出。有三种可用的时钟源并且这些

时钟源： XIN / EXCLKIN ， PLL1 ， PLL2和。输出时钟

源的选择是通过使用三个出三横杆做

开关。因此，这三种可用的时钟源中的任一个也可以

可以任意选择在时钟输出。这给用户一个

灵活性，有两个独立的时钟输出。

扩频控制

两个PLL （ PLL1和PLL2 ）已扩频能力

降低EMI系统。该器件采用了赛普拉斯propri-

etary PLL和扩频时钟（ SSC ）技术

合成并调制的锁相环的频率。传播

频谱功能可以开启或关闭使用多功能开启

控制引脚（ CLK2 / SSON ）。它可以被编程为中心

传播范围从± 0.125％到± 2.50％或向下传播范围

从-0.25 ％到-5.0 ％，与利盟或线性分布。

类属配置和定制频率

有输出频率的一组通用可从

工厂可用于设备评估目的。该

设备， CY25402 ， CY25482和CY25422可自定义

编程为任何所需的频率和上市的功能。为

客户特定的编程，请联系当地的赛普拉斯

现场应用工程师（ FAE ）或销售代表。

频率选择

每个PLL可以被编程为多达四个不同

频率。有两个多功能可编程引线，

REFOUT / FS0和PD ＃ / OE / FS1这要是编程

文件编号： 001-12565修订版* B

第10 4

[+ ]反馈

CY25402/CY25422/CY25482

绝对最大条件

参数

V

DD

V

DD

V

IN

V

IN

T

S

ESD

HBM

UL-94

MSL

描述

电源电压为CY25402 / CY25482

电源电压为CY25422

输入电压为CY25402 / CY25482

输入电压为CY25422

温度，贮藏

ESD保护（人体模型）

可燃性等级

湿度敏感度等级

相对于V

SS

相对于V

SS

非功能性

JEDEC EIA / JESD22 - A114 -E

V-0 @ 1 / 8英寸

SOIC封装

条件

民

–0.5

–0.5

–0.5

–0.5

–65

2000

最大

4.5

2.6

V

DD

+0.5

2.2

+150

10

3

单位

V

V

V

V

°C

伏

PPM

推荐工作条件

参数

V

DD

描述

VDD工作电压

CY25402/CY25482

民

2.25

典型值

–

最大

3.60

单位

V

V

DD

T

AC

T

AI

C

负载

t

PU

VDD工作电压为CY25422

商业环境温度

工业环境温度

最大负载电容

上电时所有V

DD

达到指定的最低电压（电源斜坡

必须是单调）

1.65

0

–40

–

0.05

1.8

–

--

–

–

1.95

+70

+85

15

500

V

°C

°C

pF

ms

文件编号： 001-12565修订版* B

第10个5

[+ ]反馈

CY25402/CY25422/CY25482

两个PLL可编程时钟发生器

扩频

特点

■

■

■

■

■

■

■

能够合成与小数N分频非标准

能力

可编程驱动强度三个时钟输出

无干扰的输出，而开关频率

8引脚小外形集成电路（ SOIC）封装

商用和工业温度范围

两个完全集成锁相环（ PLL）的

输入频率范围

外部晶振： 8 48 MHz的

外部参考： 8 166 MHz的时钟

基准时钟的输入电压范围

2.5 V ， 3.0 V和3.3 V的CY25482

1.8 V的CY25402和CY25422

宽工作输出频率范围

3 ，以166 MHz的

可编程扩频与中心和向下蔓延

选项，利盟和线性调制谱

V

DD

电源电压选项：

2.5 V ， 3.0 V和3.3 V的CY25402和CY25482

1.8 V的CY25422

可选的输出时钟电压无关的V

DD

:

2.5 V ， 3.0 V和3.3 V的CY25402和CY25482

1.8 V的CY25422

有选项来选择四种不同的频率选择特性

频率

掉电，输出使能和SS ON / OFF控制

低抖动，高精度输出

■

好处

■

■

■

多个高性能的PLL允许合成无关

频率

非易失性编程PLL的个性化

频率，扩频特性，驱动强度，

晶体负载电容，输出频率

专用的可编程EMI减少使用传播

频谱时钟

对于系统频率容限测试，可编程PLL

会见在复杂系统设计的关键时序要求

适合个人电脑，消费产品，便携和联网

应用

百万分率（ ppm）频率合成能力的零部件

错误

时钟频率切换过程中不间断的系统运行

在标准和低功率系统的应用程序兼容性

■

■

■

■

■

■

■

■

■

■

■

■

■

框图

鑫/

EXCLKIN

XOUT

OSC

MUX

和

FS0

FS1

控制

逻辑

PLL 2

(SS)

PLL 1

(SS)

交叉开关

开关

产量

分频器

和

DRIVE

实力

控制

CLK1

REFOUT

CLK2

SSON

PD ＃ / OE

赛普拉斯半导体公司

文件编号： 001-12565修订版* F

198冠军苑

圣荷西

,

CA 95134-1709

408-943-2600

修订后的2011年4月20日

CY25402/CY25422/CY25482

目录

引脚说明................................................ ................. 3

概述................................................ ......... 5

2配置PLL ............................................... 5 .....

输入参考时钟...............................................五

VDD电源选项........................................ 5

输出源选择............................................. 5

扩频控制............................................ 5

频率选择................................................ 5 ........

无干扰高频开关..................................... 5

PD ＃ / OE模式............................................. ................ 5

输出驱动强度............................................... 5 ...

类属配置和定制频率........... 5

绝对最大条件....................................... 6

推荐工作条件............................ 6

DC电气规格............................................ 7

AC电气规格............................................ 8

推荐水晶规范SMD封装8

测试和测量设置.......................................... 9

电压和时序定义....................................... 9

对于推荐的晶体规格

通孔封装.............................................. ............. 9

可能的配置............................................. 10

订购代码定义......................................... 11

封装图纸和尺寸............................... 11

与缩略语................................................. ....................... 12

文档约定................................................ 12

计量单位............................................... ........ 12

文档历史记录页............................................... .. 13

销售，解决方案和法律信息...................... 14

全球销售和设计支持....................... 14

产品................................................. ................... 14

的PSoC

解决方案................................................. ...... 14

文件编号： 001-12565修订版* F

第14页2

CY25402/CY25422/CY25482

表1.设备选型指南

设备

CY25402

CY25482

CY25422

晶振输入

是的

No

是的

EXCKLKIN输入

1.8 V LVCMOS

2.5 V ， 3.0 V，3.3 V LVCMOS

1.8 V LVCMOS

V

DD

2.5 V, 3.0 V, 3.3 V

2.5 V, 3.0 V, 3.3 V

1.8 V

引脚说明

图1.引脚图 - CY25402 8 -LD SOIC

鑫/

EXCLKIN

V

DD

CLK1

REFOUT /

FS0

1

2

3

4

CY25402

8

7

6

5

XOUT

GND

CLK2/SSON

PD#/OE/FS1

表2.引脚定义 - CY25402 （ 2.5 V ， 3.0 V或3.3 V电源）

引脚数

1

2

3

4

5

6

7

8

V

DD

CLK1

PD#/OE/FS1

CLK2/SSON

GND

XOUT

名字

XIN / EXCLKIN输入

动力

产量

输入

输出/输入

动力

产量

IO

描述

晶振输入或1.8 V外部时钟输入

电源： 2.5 V ， 3.0 V或3.3 V

可编程时钟输出与扩频

多功能可编程引脚：参考时钟输出或频率选择引脚

多功能可编程引脚：掉电，输出使能或频率选择

针

多功能可编程引脚：可编程时钟输出与扩频

或扩频ON / OFF控制销

电源地

晶振输出

REFOUT / FS0输出/输入

文件编号： 001-12565修订版* F

第14页3

CY25402/CY25422/CY25482

图2.引脚图 - CY25482 8 -LD SOIC

EXCLKIN

V

DD

CLK1

REFOUT /

FS0

1

2

3

4

CY25482

8

7

6

5

DNU

GND

CLK2/SSON

PD#/OE/FS1

表3.引脚定义 - CY25482 （ 2.5 V ， 3.0 V或3.3 V电源）

引脚数

1

2

3

4

5

6

7

8

V

DD

CLK1

PD#/OE/FS1

CLK2/SSON

GND

DNU

名字

EXCLKIN

输入

动力

产量

输入

输出/输入

动力

产量

IO

描述

2.5 V ， 3.0 V或3.3 V外部时钟输入

电源： 2.5 V ， 3.0 V或3.3 V

可编程时钟输出与扩频

多功能可编程引脚：参考时钟输出或频率选择引脚

多功能可编程引脚：掉电，输出使能或频率选择

针

多功能可编程引脚：可编程时钟输出与扩频

或扩频ON / OFF控制销

电源地

不要使用此引脚

图3.引脚图 - CY25422 8 -LD SOIC

鑫/

EXCLKIN

V

DD

CLK1

REFOUT /

FS0

REFOUT / FS0输出/输入

1

2

3

4

CY25422

8

7

6

5

XOUT

GND

CLK2/SSON

PD#/OE/FS1

表4.引脚定义 - CY25422 （ 1.8 V电源）

引脚数

1

2

3

4

5

6

7

8

V

DD

CLK1

REFOUT/FS0

PD#/OE/FS1

CLK2/SSON

GND

XOUT

名字

XIN / EXCLKIN

输入

动力

产量

输出/输入

输入

输出/输入

动力

产量

IO

电源： 1.8 V

可编程时钟输出与扩频

多功能可编程引脚：参考时钟输出或频率选择引脚

多功能可编程引脚：掉电，输出使能或频率选择

针

多功能可编程引脚：可编程时钟输出与扩频

或扩频ON / OFF控制销

电源地

晶振输出

描述

晶振输入或1.8 V外部时钟输入

文件编号： 001-12565修订版* F

第14页4

CY25402/CY25422/CY25482

概述

2配置PLL

该CY25402 ， CY25422和CY25482有两个可编程

的PLL可以被用于产生输出频率范围

从3到166兆赫。具有两个PLL的优点在于，一个

单个设备生成从两个独立的频率

单晶。

无干扰频率开关

当频率选择引脚，FS （1 ：0）用于切换

频率，输出无干扰提供的频率为

开关采用输出分频器。通过此功能，

而时钟频率是不间断的系统运行

切换。

输入参考时钟

输入参考时钟可以是晶体或时钟信号，

对CY25402和CY25422而就在时钟信号的CY25482 。

输入频率范围为晶体（XIN）为8兆赫至48兆赫

而对于外部参考时钟（ EXCLKIN ）为8 MHz到166

兆赫。参考时钟输入CY25482的电压范围

2.5 V / 3.0 V / 3.3 V ，而对于CY25402和CY25422是

1.8 V.这让用户为这个设备是兼容的选项

对于不同的输入时钟的电压电平的系统。

V

DD

电源选项

这些器件具有可编程电源选项。该

CY25402 / CY25482是一个高电压部分，可以是

编程在任何电压2.5V， 3.0V，或3.3V的同时，操作

CY25422是一个低电压部分，可以在1.8 V操作

PD ＃ / OE模式

多功能引脚PD ＃ / OE / FS1 （引脚5 ）可以通过编程来

工作为频率选择（ FS1 ），掉电（ PD ＃）或

输出使能（OE ）模式。 PD ＃是一个低真输入。如果激活它

关断整个芯片，产生最小功率

消费设备。设置此信号带来高的

设备中使用默认寄存器设置操作模式。

当此引脚设定为输出使能（ OE ），时钟

输出可以启用或使用OE （引脚5）禁用。个人

时钟输出可以被编程为对本OE引脚敏感。

输出驱动强度

单个时钟输出的直流驱动强度可

编程为不同的值。

表4

页上的图4示出了

典型的上升和下降时间为不同的驱动强度设置。

表5.输出驱动强度

输出驱动强度

低

中低

中高

高

上升/下降时间（ NS ）

（典型值）

6.8

3.4

2.0

1.0

输出源选择

这些器件具有针对每个可编程输入源的

时钟输出。有三种可用的时钟源并且这些

时钟源： XIN / EXCLKIN ， PLL1 ， PLL2和。输出时钟

源的选择是通过使用三个出三横杆做

开关。因此，这三种可用的时钟源中的任一个也可以

可以任意选择在时钟输出。这给用户一个

灵活性，有两个独立的时钟输出。

扩频控制

两个PLL （ PLL1和PLL2 ）已扩频能力

降低EMI系统。该器件采用了赛普拉斯

专有的PLL和扩频时钟（ SSC ）技术

合成并调制的锁相环的频率。传播

频谱功能可以开启或关闭使用多功能开启

控制引脚（ CLK2 / SSON ）。它可以被编程为中心

传播范围从± 0.125％到± 2.50％或向下传播范围

从-0.25 ％到-5.0 ％，与利盟或线性分布。

类属配置和定制频率

有输出频率的一组通用可从

工厂可用于设备评估目的。该

设备， CY25402 ， CY25422和CY25482可自定义

编程为任何所需的频率和上市的功能。为

客户特定的编程，请联系当地的赛普拉斯

现场应用工程师（ FAE ）或销售代表。

频率选择

每个PLL可以被编程为多达四个不同

频率。有两个多功能可编程引线，

REFOUT / FS0和PD ＃ / OE / FS1这要是编程

频率选择输入，可以使用在这些选择

任意编程的频率设置。每路输出都有

可编程输出分频器选项。

文件编号： 001-12565修订版* F

第14页5

查看更多CY25482SXC-XXXPDF信息

供货商

型号

厂家

批号

数量

封装

单价/备注

操作

柒号芯城电子商务（深圳）有限公司

QQ：

点击这里给我发消息

QQ：2881677436 复制

点击这里给我发消息

QQ：2881620402 复制

电话：18922805453

联系人：连

地址：福田区华强北路1019号华强广场D座23楼

CY25482SXC-XXX

-

-

-

-

终端采购配单精选

深圳市壹芯创科技有限公司

QQ：

点击这里给我发消息

QQ：2880707522 复制

点击这里给我发消息

QQ：2369405325 复制

电话：0755-82780082

联系人：杨小姐

地址：深圳市福田区振兴路156号上步工业区405栋3层

CY25482SXC-XXX

-

-

-

-

终端采购配单精选

更多配单专家

查询更多CY25482SXC-XXX供应信息

深圳市碧威特网络技术有限公司

我要啦免费统计

复制成功！