【初步CY2545CY2547四PLL可编程扩频时钟发生器，串行I2C接口特点■■好处■■四个完全集成】,IC型号CY2547CXXXT,CY2547CXXXT PDF资料,CY2547CXXXT经销商,ic,电子元器件-51电子网

51电子网联系电话：13751165337

位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第351页 > CY2547CXXXT

初步

CY2545

CY2547

四PLL可编程扩频

时钟发生器，串行I

2

C接口

特点

■

■

好处

■

■

四个完全集成的锁相环（ PLL）的

输入频率范围

外部晶振： 8 48 MHz的

外部参考： 8 166 MHz的时钟

宽工作输出频率范围

3 ，以166 MHz的

可编程串行2线我

2

C接口

可编程扩频与中心上下

价差期权和Lexmark和线性调制谱

VDD内核电压选项：

2.5V ，3.0V和3.3V的CY2545

1.8V的CY2547

可选择的输出时钟电压：

2.5V ，3.0V和3.3V的CY2545

1.8V的CY2547

关闭电源，输出使能，或频率选择功能

低抖动，高精度输出

能力，以合成非标准频率与

小数N分频功能

最多可编程驱动强度8路时钟输出

无干扰的输出，而开关频率

24引脚QFN封装

商用和工业温度范围

多个高性能的PLL允许合成无关

频率

非易失性编程PLL的个性化

频率，扩频特性，驱动强度，

晶体负载电容，输出频率

使用专用的可编程降低EMI

扩频钟表

对于系统频率容限测试，可编程PLL

会见复杂系统的关键时序要求

设计

适合个人电脑，消费产品，便携和网络应用程序

阳离子

能够零PPM频率合成错误

时钟频率在不中断系统运行

开关

在标准和低功率系统的应用程序兼容性

■

■

■

■

■

■

■

■

■

■

■

■

■

■

■

■

■

■

■

逻辑框图

CLKIN / RST

鑫/

EXCLKIN

XOUT

4 6

交叉开关

开关

产量

CLK1

银行

1

CLK2

OSC

PLL1

分频器

和

DRIVE

银行

2

CLK3

CLK4

CLK5

CLK6

银行

3

PLL2

实力

控制

FS

MUX

和

控制

逻辑

CLK7

CLK

8

PLL3

(SS)

SCL

SDA

I2C

PLL4

(SS)

PD ＃ / OE

SSON

赛普拉斯半导体公司

文件编号： 001-13196修订版**

198冠军苑

圣荷西

,

CA 95134-1709

408-943-2600

修订后的2007年7月29日

[+ ]反馈

初步

引脚配置

图1.引脚图 - CY2545 24 LD QFN

鑫/

EXCLKIN

CY2545

CY2547

XOUT

CLKIN / RST

CLK8

24

23

22

21

20

19

GND

18

GND

1

VDD

GND

CLK7

VDD_CLK_B3

CLK1

VDD_CLK_B1

2

17

3

CY2545

16

PD ＃ OE

24LD QFN

4

15

CLK6/SSON

VDD_CLK_B2

DNU

CLK2

5

14

6

13

CLK5

7

8

9

10

11

12

CLK4

SCL

表1.引脚定义 - CY2545 24 LD QFN （ VDD = 2.5V ， 3.0V或3.3V电源）

引脚数

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

GND

CLK1

VDD_CLK_B1

PD ＃ / OE

DNU

CLK2

GND

SCL

SDA

CLK3/FS

CLK4

GND

CLK5

VDD_CLK_B2

CLK6/SSON

VDD_CLK_B3

CLK7

GND

GND

CLK8

CLKIN / RST

名字

动力

产量

动力

输入

DNU

产量

动力

输入

输入/输出

输出/输入

产量

动力

产量

动力

输出/输入

动力

产量

动力

动力

产量

输入/输入

IO

电源地

可编程的输出时钟，输出电压取决于库1电压

2.5V / 3.0V / 3.3V电源供电BANK1 （ CLK1 ， CLK2 ）输出

掉电或输出使能

不要使用此引脚

可编程的输出时钟，输出电压取决于库1电压

电源地

串行数据时钟

串行数据输入/输出

多功能可编程引脚， CLK3输出或频率选择输入

脚， FS 。输出电压取决于BANK2电压

可编程的输出时钟，输出电压取决于BANK2电压

电源地

可编程的输出时钟，输出电压取决于BANK2电压

2.5V / 3.0V / 3.3V电源供电BANK2 （ CLK3 ， CLK4 ， CLK5 ）输出

多功能可编程引脚， CLK6输出或扩频控制

输入引脚， SSON 。输出电压取决于BANK3电压

2.5V / 3.0V / 3.3V的电源BANK1 （ CLK6 ， CLK7 ， CLK8 ）输出

可编程的输出时钟。输出电压取决于BANK3电压

电源地

电源地

可编程的输出时钟。输出电压取决于BANK3电压

多功能可编程引脚。高真复位输入或2.5V / 3.0V / 3.3V

参考时钟输入。 CLKIN输入信号电平必须遵循VDD

引脚22的电源。

描述

文件编号： 001-13196修订版**

CLK3/FS

SDA

GND

GND

第17页2

[+ ]反馈

初步

CY2545

CY2547

引脚数

22

23

24

VDD

名字

动力

XOUT

XIN / EXCLKIN

IO

产量

输入

晶振输出

描述

2.5V / 3.0V / 3.3V电源输入和稳压器

晶振输入或1.8V的外部时钟输入

图2.引脚图 - CY2547 24 LD QFN

VDD_CORE

鑫/

EXCLKIN

XOUT

CLKIN / RST

CLK8

20

24

23

22

21

GND

CLK1

VDD_CLK_B1

PD ＃ OE

1

GND

19

18

GND

CLK7

VDD_CLK_B3

2

17

3

CY2547

24LD QFN

16

4

15

CLK6/SSON

VDD_CLK_B2

VDD_CORE

CLK2

5

14

6

13

CLK5

7

8

9

10

11

12

CLK4

SCL

表2.引脚定义 - CY2547 24 LD QFN （ VDD_CORE = 1.8V电源）

引脚数

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

GND

CLK1

VDD_CLK_B1

PD ＃ / OE

VDD_CORE

CLK2

GND

SCL

SDA

CLK3/FS

CLK4

GND

CLK5

VDD_CLK_B2

CLK6/SSON

VDD_CLK_B3

CLK7

GND

名字

动力

产量

动力

输入

动力

产量

动力

输入

输入/输出

输出/输入

产量

动力

产量

动力

输出/输入

动力

产量

动力

IO

电源地

可编程输出时钟

1.8V的电源BANK1 （ CLK1 ， CLK2 ）输出

掉电或输出使能

1.8V电源的核心

可编程输出时钟

电源地

串行数据时钟

串行数据输入

多功能可编程引脚， CLK3输出或频率

选择输入引脚， FS

可编程输出时钟

电源地

可编程输出时钟

1.8V的电源BANK2 （ CLK3 ， CLK4 ， CLK5 ）输出

多功能可编程引脚， CLK6输出或扩频

控制输入引脚， SSON

1.8V电源的BANK3 （ CLK6 ， CLK7 ， CLK8 ）输出

可编程输出时钟

电源地

描述

文件编号： 001-13196修订版**

CLK3/FS

SDA

GND

GND

第17页3

[+ ]反馈

初步

引脚数

19

20

21

22

23

24

GND

CLK8

CLKIN / RST

VDD_CORE

XOUT

XIN / EXCLKIN

名字

动力

产量

输入/输入

动力

产量

输入

IO

电源地

可编程输出时钟

描述

CY2545

CY2547

多功能可编程引脚。高真复位输入或1.8V

外部低电压参考时钟输入

1.8V电源的核心

晶振输出

晶振输入或1.8V的外部时钟输入

文件编号： 001-13196修订版**

第17页4

[+ ]反馈

初步

概述

四个可配置的PLL

该CY2545和CY2547有四个I

2

C可编程锁相环

可用以产生输出频率的范围从3到166

兆赫。具有4个锁相环的优点在于一个单一的设备

产生多达四个独立的频率，从一个单一的

水晶。两组的频率为每个PLL可以是

编程。这使系统频率切换使用

多功能频率选择引脚， FS 。

CY2545

CY2547

扩频控制

其中2个锁相环（ PLL3和PLL4 ）已扩频

能力降低EMI系统。该设备采用

赛普拉斯专有的PLL和扩频时钟（ SSC ）

技术，以合成和调节锁相环的频率。

扩频功能可以打开或关闭使用被打开

多功能控制引脚（ CLK7 / SSON ）。它可以被编程为

无论是中心扩散范围从± 0.125 ％到± 2.50 ％或下跌

从-0.25 ％范围内蔓延至-5.0 ％，与利盟或线性

个人资料。

I

2

C程序设计

该CY2545和CY2547有一个串行I

2

C接口的

程序的配置的存储器阵列，以合成输出

频率由可编程输出分频器，传播character-

istics ，驱动力和晶体负载电容。我

2

C能还

在这些可编程功能系统的控制可用于。

频率选择

该装置可以存储两个不同的PLL频率配置，

所有八个输出源选择和输出分频器值

在非易失性存储器中的位置输出。有一

multfunction可编程引脚， CLK3 / FS ，如果编程

随着频率的选择输入，可以使用这些之间进行选择

2任意编程设置。

输入参考时钟

输入到CY2545和CY2547可以是一个晶体或时钟

信号。输入频率范围为结晶为8兆赫至48

兆赫。有提供两个参考时钟输入， CLKIN

和EXCLKIN为8 MHz到166 MHz的频率范围内。为

两个设备，在销21 CLKIN信号时用作参考

输入，在EXCLKIN有效信号（如在AC和DC指定

电气规格表），必须存在于所述设备

运行正常。

无干扰频率切换

当频率选择引脚（ FS）的用于切换的频率，

在输出无干扰频率提供使用切换

输出分频器。此功能使系统不间断

操作，而时钟频率被切换。

器件复位功能

有一个多功能CLKIN / RST（销21 ），可以是

程序要使用的设备复位功能。有两种

操作此设备的复位不同的编程模式

功能。第一个（称为POR一样复位），在使用时带来的

设备在默认寄存器设置失去所有的配置

通过我所做的更改

2

C接口。第二次（被称为

干净的开始），保持了我

2

C，而让所有编程值

输出从低下拉状态的同时清洁开始。

多个电源

该CY2545和CY2547被设计成在内部操作

1.8V的核心电压。在高电压部分的情况下

（ CY2545 ），内部调节器被用来产生从1.8V

2.5V / 3.0V / 3.3V VDD电源引脚22电压，低电压

部分（ CY2547 ），内部稳压器被旁路，在1.8V

VDD_CORE销22被直接使用。

输出设置银行

这些设备分为三个输出8路时钟输出

驱动程序库。央行1 ，银行2 ，和银行3对应

（CLK1 ，CLK2 ），（ CLK3 ， CLK4 ， CLK5 ），和（ CLK6 ， CLK7 ， CLK8 ）

分别。独立的电源被用于每一种

银行并且它们可以是任何2.5V ，3.0V或3.3V的CY2545和

1.8V为CY2547给用户多重选择输出时钟

电压电平。

PD ＃ / OE模式

PD ＃ / OE （引脚4 ）是可编程的，无论是电力操作下来

（PD ＃）或输出使能（OE ）模式。 PD ＃是一个真正的低投入。如果

激活它关闭整个芯片，从而导致最小的设备

功耗。设置此信号为高电平使器件

与缺省寄存器的设置操作模式。

当此引脚设定为输出使能（ OE ），时钟

输出使能或使用OE （引脚4 ）禁用。单个时钟

输出可以被编程为对本OE引脚敏感。

输出源选择

这些器件具有8路时钟输出（ CLK1 - 8 ）。有六个

可用的时钟源为这些输出。这些时钟源

分别是： XIN / EXCLKIN ， CLKIN ， PLL1 ， PLL2 ， PLL3 ，或PLL4 。产量

采用四明六横梁时钟源选择做的是

开关。因此，这六个可用的时钟源中的任一个也可以

可以任意选择在时钟输出。这给用户一个

灵活性，有多达四个独立的时钟输出。

保持活动模式

通过激活该设备在保持活动模式，掉电

模式改变为省电模式。这将禁用所有的PLL

和输出，但保留的易失性寄存器的内容。

因此，通过我所做的任何配置更改

2

C接口

被保留。通过停用保活模式，我

2

C内存

在断电时不保留，但功耗

相对于保持活动模式降低。

文件编号： 001-13196修订版**

第17页5

[+ ]反馈

CY2545

CY2547

四PLL可编程扩频

时钟发生器，串行I

2

C接口

特点

■

■

■

■

■

无干扰的输出，而开关频率

24引脚QFN封装

商用和工业温度范围

四个完全集成的锁相环（ PLL）的

输入频率范围

外部晶振： 8 48 MHz的

外部参考： 8 166 MHz的时钟

宽工作输出频率范围

3 ，以166 MHz的

可编程串行2线我

2

C接口

可编程扩频与中心上下

价差期权和Lexmark和线性调制谱

V

DD

电源电压选项：

2.5V ，3.0V和3.3V的CY2545

1.8V的CY2547

可选的输出时钟电压无关的V

DD

供应：

2.5V ，3.0V和3.3V的CY2545

1.8V的CY2547

关闭电源，输出使能，或频率选择功能

低抖动，高精度输出

能力，以合成非标准频率与

小数N分频功能

最多可编程驱动强度8路时钟输出

好处

■

■

■

多个高性能的PLL允许合成无关

频率

非易失性编程PLL的个性化

频率，扩频特性，驱动强度，

晶体负载电容，输出频率

使用专用的可编程降低EMI

扩频钟表

对于系统频率容限测试，可编程PLL

会见复杂系统的关键时序要求

设计

适合个人电脑，消费产品，便携和网络应用程序

阳离子

能够零PPM频率合成错误

时钟频率在不中断系统运行

开关

在标准和低功率系统的应用程序兼容性

■

■

■

■

■

■

■

■

■

■

■

■

■

■

■

逻辑框图

CLKIN / RST

交叉开关

鑫/

EXCLKIN

XOUT

OSC

PLL1

分频器

和

DRIVE

银行

2

CLK1

产量

银行

1

开关

CLK2

CLK3

CLK4

CLK5

CLK6

银行

3

PLL2

MUX

和

控制

逻辑

实力

控制

FS

CLK7

CLK8

PLL3

(SS)

SCL

SDA

SSON

I2C

PLL4

(SS)

PD ＃ / OE

赛普拉斯半导体公司

文件编号： 001-13196修订版**

198冠军苑

圣荷西

,

CA 95134-1709

408-943-2600

修订后的2007年10月5日

[+ ]反馈

CY2545

CY2547

引脚配置

图1.引脚图 - CY2545 24 LD QFN

CLKIN / RST

鑫/

EXCLKIN

XOUT

CLK8

20

24

23

22

21

GND

CLK1

VDD_CLK_B1

PD ＃ OE

1

GND

19

18

VDD

GND

CLK7

VDD_CLK_B3

2

17

3

CY2545

24LD QFN

16

4

15

CLK6/SSON

VDD_CLK_B2

DNU

CLK2

5

14

6

13

CLK5

7

8

9

10

11

12

CLK4

SCL

SDA

表1.引脚定义 - CY2545 24 LD QFN （V

DD

= 2.5V ， 3.0V或3.3V电源）

引脚数

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

GND

CLK1

VDD_CLK_B1

PD ＃ / OE

DNU

CLK2

GND

SCL

SDA

CLK3/FS

CLK4

GND

CLK5

VDD_CLK_B2

CLK6/SSON

名字

动力

产量

动力

输入

DNU

产量

动力

输入

输入/输出

输出/输入

产量

动力

产量

动力

输出/输入

IO

电源地

可编程时钟输出。输出电压取决于Bank1的电压

电源的存储区1 （ CLK1 ， CLK2 ）输出： 2.5V / 3.0V / 3.3V

多功能可编程引脚：输出使能或掉电模式

不要使用此引脚

可编程时钟输出。输出电压取决于Bank1的电压

电源地

串行数据时钟

串行数据输入/输出

多功能可编程引脚：可编程时钟输出或频率

选择输入引脚。输出电压

CLK3

要看池Bank2电压

可编程时钟输出。输出电压取决于池Bank2电压

电源地

可编程时钟输出。输出电压取决于池Bank2电压

电源为池Bank2 （ CLK3 ， CLK4 ， CLK5 ）输出： 2.5V / 3.0V / 3.3V

多功能可编程引脚：可编程时钟输出或蔓延

光谱ON / OFF控制输入引脚。输出电压

CLK6

取决于

区块3的电压

电源的区块3 （ CLK6 ， CLK7 ， CLK8 ）输出： 2.5V / 3.0V / 3.3V

可编程时钟输出。输出电压取决于区块3的电压

电源地

电源地

可编程时钟输出。输出电压取决于区块3的电压

多功能可编程引脚。高真复位输入或2.5V / 3.0V / 3.3V

外部参考时钟输入。 CLKIN输入信号电平必须跟踪

V

DD

引脚22的电源。

描述

16

17

18

19

20

21

VDD_CLK_B3

CLK7

GND

GND

CLK8

CLKIN / RST

动力

产量

动力

动力

产量

输入/输入

文件编号： 001-13196修订版**

CLK3/FS

GND

GND

分页： 15 2

[+ ]反馈

CY2545

CY2547

表1.引脚定义 - CY2545 24 LD QFN （V

DD

= 2.5V ， 3.0V或3.3V电源）

（续）

引脚数

22

23

24

V

DD

XOUT

XIN / EXCLKIN

名字

动力

产量

输入

IO

晶振输出

晶振输入或1.8V的外部时钟输入

图2.引脚图 - CY2547 24 LD QFN

鑫/

EXCLKIN

描述

电源为核心，输入： 2.5V / 3.0V / 3.3V

XOUT

CLKIN / RST

CLK8

20

24

23

22

21

GND

CLK1

VDD_CLK_B1

PD ＃ OE

1

GND

19

18

VDD

GND

CLK7

VDD_CLK_B3

2

17

3

CY2547

24LD QFN

16

4

15

CLK6/SSON

VDD_CLK_B2

VDD

CLK2

5

14

6

13

CLK5

7

8

9

10

11

12

CLK4

SCL

表2.引脚定义 - CY2547 24 LD QFN （ VDD = 1.8V电源）

引脚数

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

GND

CLK1

VDD_CLK_B1

PD ＃ / OE

VDD

CLK2

GND

SCL

SDA

CLK3/FS

CLK4

GND

CLK5

VDD_CLK_B2

CLK6/SSON

名字

动力

产量

动力

输入

动力

产量

动力

输入

输入/输出

输出/输入

产量

动力

产量

动力

输出/输入

IO

电源地

可编程时钟输出。输出电压取决于Bank1的电压

电源的存储区1 （ CLK1 ， CLK2 ）输出： 1.8V

多功能可编程引脚：输出使能或掉电模式

电源为核心，输入： 1.8V

可编程的输出时钟。输出电压取决于Bank1的电压

电源地

串行数据时钟

串行数据输入

多功能可编程引脚：可编程时钟输出或频率

选择输入引脚。输出电压

CLK3

取决于VDD_CLK_B2电压

可编程的输出时钟。输出电压取决于池Bank2电压

电源地

可编程时钟输出。输出电压取决于池Bank2电压

电源为池Bank2 （ CLK3 ， CLK4 ， CLK5 ）输出： 1.8V

多功能可编程引脚：可编程时钟输出或蔓延

光谱ON / OFF控制输入引脚。输出电压

CLK6

取决于

VDD_CLK_B3电压

电源的区块3 （ CLK6 ， CLK7 ， CLK8 ）输出： 1.8V

可编程时钟输出。输出电压取决于区块3的电压

电源地

描述

16

17

18

VDD_CLK_B3

CLK7

GND

动力

产量

动力

文件编号： 001-13196修订版**

CLK3/FS

SDA

GND

GND

第15 3

[+ ]反馈

CY2545

CY2547

表2.引脚定义 - CY2547 24 LD QFN （ VDD = 1.8V电源）

（续）

引脚数

19

20

21

22

23

24

GND

CLK8

CLKIN / RST

VDD

XOUT

XIN / EXCLKIN

名字

动力

产量

输入/输入

动力

产量

输入

IO

电源地

可编程时钟输出。输出电压取决于区块3的电压

多功能可编程引脚：高真复位输入或1.8V外部低

电压参考时钟输入

电源为核心，输入： 1.8V

晶振输出

晶振输入或1.8V的外部时钟输入

描述

概述

四个可配置的PLL

该CY2545和CY2547有四个I

2

C可编程锁相环

可用以产生输出频率的范围从3到166

兆赫。具有4个锁相环的优点在于一个单一的设备

产生多达四个独立的频率，从一个单一的

水晶。两组的频率为每个PLL可以是

编程。这使系统频率切换使用

多功能频率选择引脚， FS 。

输出源选择

这些器件具有8路时钟输出（ CLK1 - 8 ）。有六个

可用的时钟源为这些输出。这些时钟源

分别是： XIN / EXCLKIN ， CLKIN ， PLL1 ， PLL2 ， PLL3 ，或PLL4 。产量

采用四明六横梁时钟源选择做的是

开关。因此，这六个可用的时钟源中的任一个也可以

可以任意选择在时钟输出。这给用户一个

灵活性，有多达四个独立的时钟输出。

I

2

C程序设计

该CY2545和CY2547有一个串行I

2

C接口的

程序的配置的存储器阵列，以合成输出

频率由可编程输出分频器，传播character-

istics ，驱动力和晶体负载电容。我

2

C能还

在这些可编程功能系统的控制可用于。

扩频控制

其中2个锁相环（ PLL3和PLL4 ）已扩频

能力降低EMI系统。该设备采用

赛普拉斯专有的PLL和扩频时钟（ SSC ）

技术，以合成和调节锁相环的频率。

扩频功能可以打开或关闭使用被打开

多功能控制引脚（ CLK7 / SSON ）。它可以被编程为

无论是中心扩散范围从± 0.125 ％到± 2.50 ％或下跌

从-0.25 ％范围内蔓延至-5.0 ％，与利盟或线性

个人资料。

输入参考时钟

输入到CY2545和CY2547可以是一个晶体或时钟

信号。输入频率范围为结晶为8兆赫至48

兆赫。有提供两个参考时钟输入， CLKIN

和EXCLKIN为8 MHz到166 MHz的频率范围内。为

两个设备，在销21 CLKIN信号时用作参考

输入，在EXCLKIN有效信号（如在AC和DC指定

电气规格表），必须存在于所述设备

运行正常。

频率选择

该装置可以存储两个不同的PLL频率配置，

所有八个输出源选择和输出分频器值

在非易失性存储器中的位置输出。有一个多

功能可编程引脚， CLK3 / FS ，如果编程

频率选择输入，可以使用这两者之间选择

任意编程设置。

多个电源

该CY2545和CY2547被设计成在内部操作

1.8V的核心电压。在高电压部分的情况下

（ CY2545 ），内部调节器被用来产生从1.8V

2.5V/3.0V/3.3V V

DD

在销22的电源电压为低电压

部分（ CY2547 ），内部稳压器被旁路，在1.8V

V

DD

销22被直接使用。

无干扰频率开关

当频率选择引脚（ FS）的用于切换的频率，

在输出无干扰频率提供使用切换

输出分频器。此功能使系统不间断

操作，而时钟频率被切换。

器件复位功能

有一个多功能CLKIN / RST（销21 ），可以是

程序要使用的设备复位功能。有两种

操作此设备的复位不同的编程模式

功能。第一个（称为POR一样复位），在使用时带来的

设备在默认寄存器设置失去所有的配置

通过我所做的更改

2

C接口。第二次（被称为

干净的开始），保持了我

2

C，而让所有编程值

输出从低下拉状态的同时清洁开始。

输出设置银行

这些设备分为三个输出8路时钟输出

驱动程序库。央行1 ，银行2 ，和银行3对应

（CLK1 ，CLK2 ），（ CLK3 ， CLK4 ， CLK5 ），和（ CLK6 ， CLK7 ， CLK8 ）

分别。独立的电源被用于每一种

银行并且它们可以是任何2.5V ，3.0V或3.3V的CY2545和

1.8V为CY2547给用户多重选择输出时钟

电压电平。

文件编号： 001-13196修订版**

第15 4

[+ ]反馈

CY2545

CY2547

PD ＃ / OE模式

PD ＃ / OE （引脚4 ）是可编程的，以工作为动力

向下（ PD ＃）或输出使能（ OE ）模式。 PD ＃是一个真正的低投入。

如果被激活，它会关闭整个芯片，导致最低

设备的功耗。设置此信号带来高的

设备与默认寄存器设置操作模式。

当此引脚设定为输出使能（ OE ），时钟

输出使能或使用OE引脚禁用。单个时钟

输出可以被编程为对本OE引脚敏感。

输出驱动强度

单个时钟输出的直流驱动强度可

编程为不同的值。

表3

显示了典型的上升

时间和下降时间对不同的驱动强度的设置。

表3.输出驱动强度

输出驱动强度

低

中低

中高

高

上升/下降时间（ NS ）

（典型值）

6.8

3.4

2.0

1.0

保持活动模式

通过激活该设备在保持活动模式，掉电

模式改变为省电模式。这将禁用所有的PLL

和输出，但保留的易失性寄存器的内容。

因此，通过我所做的任何配置更改

2

C接口

被保留。通过停用保活模式，我

2

C内存

在断电时不保留，但功耗

相对于保持活动模式降低。

类属配置和定制频率

有输出频率的一组通用可从

工厂可用于设备评估目的。该

设备， CY2545 / CY2547可以自定义编程的任何

所需的频率和列出的功能。对于客户的特殊

编程和我

2

C可编程内存位图的定义，

请联系您当地的赛普拉斯现场应用工程师

（ FAE ）或销售代表。

文件编号： 001-13196修订版**

第15个5

[+ ]反馈

CY2545 ， CY2547

四可编程PLL

扩频时钟发生器

与串行I

2

C接口

特点

■

■

■

■

■

■

最多可编程驱动强度8路时钟输出

无干扰的输出，而开关频率

24引脚QFN封装

商用和工业温度范围

四个完全集成的锁相环（ PLL）的

输入频率范围

外部晶振： 8 48 MHz的

外部参考： 8 166 MHz的时钟

宽工作输出频率范围

3 ，以166 MHz的

可编程串行2线我

2

C接口

可编程扩频与中心和向下蔓延

选项，利盟和线性调制谱

V

DD

电源电压选项：

2.5 V ， 3.0 V和3.3 V的CY2545

1.8 V的CY2547

可选的输出时钟电压无关的V

DD

供应：

2.5 V ， 3.0 V和3.3 V的CY2545

1.8 V的CY2547

掉电，输出使能，或频率选择功能

低抖动，高精度输出

能够合成与小数N分频非标准

能力

■

好处

■

■

■

■

■

多个高性能的PLL允许合成无关

频率

非易失性编程PLL的个性化

频率，扩频特性，驱动强度，

晶体负载电容，输出频率

专用的可编程EMI减少使用传播

频谱时钟

对于系统频率容限测试，可编程PLL

会见在复杂系统设计的关键时序要求

适合个人电脑，消费产品，便携和网络应用

系统蒸发散

能够零PPM频率合成错误

时钟频率切换过程中不间断的系统运行

在标准和低功率系统的应用程序兼容性

■

■

■

■

■

■

■

■

■

■

■

逻辑框图

CLKIN / RST

交叉开关

鑫/

EXCLKIN

XOUT

OSC

PLL1

分频器

和

DRIVE

银行

2

CLK1

产量

银行

1

开关

CLK2

CLK3

CLK4

CLK5

CLK6

银行

3

PLL2

MUX

和

控制

逻辑

实力

控制

FS

CLK7

CLK8

PLL3

(SS)

SCL

SDA

SSON

I2C

PLL4

(SS)

PD ＃ / OE

赛普拉斯半导体公司

文件编号： 001-13196修订版* C

198冠军苑

圣荷西

,

CA 95134-1709

408-943-2600

修订后的2011年7月5日

[+ ]反馈

CY2545 ， CY2547

目录

引脚分配................................................. ............................. 3

概述................................................ ......... 5

四个可配置的PLL .............................................. 5

I2C编程................................................ 5 ........

输入参考时钟...............................................五

多个电源.............................................. 5

输出行设置............................................... 5 ...

输出源选择............................................. 5

扩频控制............................................ 5

频率选择................................................ 5 ........

无干扰高频开关..................................... 5

器件复位功能............................................... 5

PD ＃ / OE模式............................................. ................ 6

保持活动模式............................................... .......... 6

输出驱动强度............................................... 6 ...

类属配置和定制频率........... 6

串行I2C编程接口

协议和时序............................................... .......... 6

设备地址................................................ 6 ...........

数据有效................................................ .................... 6

数据帧................................................ ................. 6

应答脉冲................................................ 6 .....

写操作................................................ ............... 7

写入单个字节............................................... 7

写入多个字节............................................... 7 ...

读操作................................................ ............... 7

当前地址读............................................... 7 ..

随机读取................................................ ............. 7

连续读................................................ .......... 7

串行I2C编程接口时序...................... 9

串行I2C编程接口

时序规格................................................ ...... 9

绝对最大条件..................................... 10

推荐工作条件.......................... 10

DC电气规格.......................................... 11

推荐水晶规格

对于SMD封装............................................... ............. 12

测试和测量设置........................................ 13

电压和时序定义..................................... 13

订购信息................................................ ...... 14

封装图纸和尺寸............................... 15

参考信息................................................ ... 16

与缩略语................................................. ................ 16

文档约定............................................. 16

文档历史记录页............................................... .. 17

销售，解决方案和法律信息...................... 17

全球销售和设计支持....................... 17

产品................................................. ................... 17

的PSoC解决方案................................................ ......... 17

文件编号： 001-13196修订版* C

第17页2

[+ ]反馈

CY2545 ， CY2547

引脚配置

图1.引脚图 - CY2545的24引脚QFN封装

CLKIN / RST

鑫/

EXCLKIN

XOUT

CLK8

20

24

23

22

21

GND

CLK1

VDD_CLK_B1

PD ＃ OE

1

GND

19

18

VDD

GND

CLK7

VDD_CLK_B3

2

17

3

CY2545

24LD QFN

16

4

15

CLK6/SSON

VDD_CLK_B2

DNU

CLK2

5

14

6

13

CLK5

7

8

9

10

11

12

CLK4

SCL

SDA

表1.引脚定义 - CY2545的24引脚QFN （V

DD

= 2.5 V ， 3.0 V或3.3 V电源）

引脚数

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

GND

CLK1

VDD_CLK_B1

PD ＃ / OE

DNU

CLK2

GND

SCL

SDA

CLK3/FS

CLK4

GND

CLK5

VDD_CLK_B2

CLK6/SSON

名字

I / O

动力

产量

动力

输入

DNU

产量

动力

输入

输入/输出

输出/输入

产量

动力

产量

动力

输出/输入

电源地

可编程时钟输出。输出电压取决于Bank1的电压

电源的存储区1 （ CLK1 ， CLK2 ）输出： 2.5 V / 3.0 V / 3.3 V

多功能可编程引脚：输出使能或掉电模式

不要使用此引脚

可编程时钟输出。输出电压取决于Bank1的电压

电源地

串行数据时钟

串行数据输入/输出

多功能可编程引脚：可编程时钟输出或频率

选择输入引脚。输出电压

CLK3

要看池Bank2电压

可编程时钟输出。输出电压取决于池Bank2电压

电源地

可编程时钟输出。输出电压取决于池Bank2电压

电源为池Bank2 （ CLK3 ， CLK4 ， CLK5 ）输出： 2.5 V / 3.0 V / 3.3 V

多功能可编程引脚：可编程时钟输出或蔓延

光谱ON / OFF控制输入引脚。输出电压

CLK6

取决于

区块3的电压

电源的区块3 （ CLK6 ， CLK7 ， CLK8 ）输出： 2.5 V / 3.0 V / 3.3 V

可编程时钟输出。输出电压取决于区块3的电压

电源地

电源地

可编程时钟输出。输出电压取决于区块3的电压

多功能可编程引脚。高真复位输入或2.5 V / 3.0 V / 3.3 V

外部参考时钟输入。 CLKIN输入信号电平必须跟踪V

DD

引脚22的电源。

电源为核心，输入： 2.5 V / 3.0 V / 3.3 V

第17页3

描述

16

17

18

19

20

21

VDD_CLK_B3

CLK7

GND

GND

CLK8

CLKIN / RST

动力

产量

动力

动力

产量

输入/输入

22

V

DD

动力

文件编号： 001-13196修订版* C

CLK3/FS

GND

GND

[+ ]反馈

CY2545 ， CY2547

表1.引脚定义 - CY2545的24引脚QFN （V

DD

= 2.5 V ， 3.0 V或3.3 V电源）

（续）

引脚数

23

24

名字

XOUT

XIN / EXCLKIN

输入

I / O

产量

晶振输出

晶振输入或1.8 V外部时钟输入

描述

图2.引脚图 - CY2547的24引脚QFN封装

鑫/

EXCLKIN

XOUT

CLKIN / RST

CLK8

20

24

23

22

21

GND

CLK1

VDD_CLK_B1

PD ＃ OE

1

GND

19

18

VDD

GND

CLK7

VDD_CLK_B3

2

17

3

CY2547

24LD QFN

16

4

15

CLK6/SSON

VDD_CLK_B2

VDD

CLK2

5

14

6

13

CLK5

7

8

9

10

11

12

CLK4

SCL

表2.引脚定义 - CY2547的24引脚QFN （V

DD

= 1.8 V电源）

引脚数

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

GND

CLK1

VDD_CLK_B1

PD ＃ / OE

V

DD

CLK2

GND

SCL

SDA

CLK3/FS

CLK4

GND

CLK5

VDD_CLK_B2

CLK6/SSON

名字

动力

产量

动力

输入

动力

产量

动力

输入

输入/输出

输出/输入

产量

动力

产量

动力

输出/输入

I / O

电源地

可编程时钟输出。输出电压取决于Bank1的电压

电源的存储区1 （ CLK1 ， CLK2 ）输出： 1.8 V

多功能可编程引脚：输出使能或掉电模式

电源为核心，输入： 1.8 V

可编程的输出时钟。输出电压取决于Bank1的电压

电源地

串行数据时钟

串行数据输入

多功能可编程引脚：可编程时钟输出或频率

选择输入引脚。输出电压

CLK3

取决于VDD_CLK_B2电压

可编程的输出时钟。输出电压取决于池Bank2电压

电源地

可编程时钟输出。输出电压取决于池Bank2电压

电源为池Bank2 （ CLK3 ， CLK4 ， CLK5 ）输出： 1.8 V

多功能可编程引脚：可编程时钟输出或蔓延

光谱ON / OFF控制输入引脚。输出电压

CLK6

取决于

VDD_CLK_B3电压

电源的区块3 （ CLK6 ， CLK7 ， CLK8 ）输出： 1.8 V

可编程时钟输出。输出电压取决于区块3的电压

电源地

电源地

可编程时钟输出。输出电压取决于区块3的电压

描述

16

17

18

19

20

VDD_CLK_B3

CLK7

GND

GND

CLK8

动力

产量

动力

动力

产量

文件编号： 001-13196修订版* C

CLK3/FS

SDA

GND

GND

第17页4

[+ ]反馈

CY2545 ， CY2547

表2.引脚定义 - CY2547的24引脚QFN （V

DD

= 1.8 V电源）

（续）

引脚数

21

22

23

24

名字

CLKIN / RST

V

DD

XOUT

XIN / EXCLKIN

I / O

输入/输入

动力

产量

输入

描述

多功能可编程引脚：高真复位输入或1.8 V外部低

电压参考时钟输入

电源为核心，输入： 1.8 V

晶振输出

晶振输入或1.8 V外部时钟输入

概述

四个可配置的PLL

该CY2545和CY2547有四个I

2

C可编程锁相环

可用以产生输出频率的范围从3到166

兆赫。具有4个锁相环的优点在于一个单一的设备

产生多达四个独立的频率，从一个单一的

水晶。两组的频率为每个PLL可以是

编程。这使系统频率切换使用

多功能频率选择引脚， FS 。

输出源选择

这些器件具有8路时钟输出（ CLK1 - 8 ）。有六个

可用的时钟源为这些输出。这些时钟源

分别是： XIN / EXCLKIN ， CLKIN ， PLL1 ， PLL2 ， PLL3 ，或PLL4 。产量

采用四明六横梁时钟源选择做的是

开关。因此，这六个可用的时钟源中的任一个也可以

可以任意选择在时钟输出。这给用户一个

灵活性，有多达四个独立的时钟输出。

I

2

C程序设计

该CY2545和CY2547有一个串行I

2

C接口的

程序的配置的存储器阵列，以合成输出

频率由可编程输出分频器，传播character-

istics ，驱动力和晶体负载电容。我

2

C能还

在这些可编程功能系统的控制可用于。

扩频控制

其中2个锁相环（ PLL3和PLL4 ）已扩频

能力降低EMI系统。该设备采用

赛普拉斯专有的PLL和扩频时钟（ SSC ）

技术，以合成和调节锁相环的频率。

扩频功能可以打开或关闭使用被打开

多功能控制引脚（ CLK7 / SSON ）。它可以被编程为

无论是中心扩散范围从± 0.125 ％到± 2.50 ％或下跌

从-0.25 ％范围内蔓延至-5.0 ％，与利盟或线性

个人资料。

输入参考时钟

输入到CY2545和CY2547可以是一个晶体或时钟

信号。输入频率范围为结晶为8兆赫至48

兆赫。有提供两个参考时钟输入， CLKIN

和EXCLKIN为8 MHz到166 MHz的频率范围内。为

两个设备，在销21 CLKIN信号时用作参考

输入，在EXCLKIN有效信号（如在AC和DC指定

电气规格表），必须存在于所述设备

运行正常。

频率选择

该装置可以存储两个不同的PLL频率配置，

所有八个输出源选择和输出分频器值

在非易失性存储器中的位置输出。有一个多

功能可编程引脚， CLK3 / FS ，如果编程

频率选择输入，可以使用这两者之间选择

任意编程设置。

多个电源

该CY2545和CY2547被设计成在内部操作

的1.8 V内核电源电压在高电压部分的情况下

（ CY2545 ），内部调节器被用于从产生1.8伏

2.5 V / 3.0 V / 3.3 V V

DD

在销22的电源电压为低

电压部分（ CY2547 ），此内部调节器被旁路和1.8

V在V

DD

销22被直接使用。

无干扰频率开关

当频率选择引脚（ FS）的用于切换的频率，

在输出无干扰频率提供使用切换

输出分频器。此功能使系统不间断

操作，而时钟频率被切换。

输出设置银行

这些设备分为三个输出8路时钟输出

驱动程序库。央行1 ，银行2 ，和银行3对应

（CLK1 ，CLK2 ），（ CLK3 ， CLK4 ， CLK5 ），和（ CLK6 ， CLK7 ， CLK8 ）

分别。独立的电源被用于每一种

银行并且它们可以是任何的2.5V， 3.0V，或3.3V的为CY2545

和1.8 V的CY2547给用户多重选择输出时钟

电压电平。

器件复位功能

有一个多功能CLKIN / RST（销21 ），可以是

程序要使用的设备复位功能。有两种

操作此设备的复位不同的编程模式

功能。第一个（称为POR一样复位），在使用时带来的

设备在默认寄存器设置失去所有的配置

通过我所做的更改

2

C接口。第二次（被称为

干净的开始），保持了我

2

C，而让所有编程值

输出从低下拉状态的同时清洁开始。

文件编号： 001-13196修订版* C

第17页5

[+ ]反馈

查看更多CY2547CXXXTPDF信息

供货商

型号

厂家

批号

数量

封装

单价/备注

操作

深圳市壹芯创科技有限公司

QQ：

点击这里给我发消息

QQ：2880707522 复制

点击这里给我发消息

QQ：2369405325 复制

电话：0755-82780082

联系人：杨小姐

地址：深圳市福田区振兴路156号上步工业区405栋3层

CY2547CXXXT

-

-

-

-

终端采购配单精选

柒号芯城电子商务（深圳）有限公司

QQ：

点击这里给我发消息

QQ：2881677436 复制

点击这里给我发消息

QQ：2881620402 复制

电话：18922805453

联系人：连

地址：福田区华强北路1019号华强广场D座23楼

CY2547CXXXT

-

-

-

-

终端采购配单精选

更多配单专家

查询更多CY2547CXXXT供应信息

深圳市碧威特网络技术有限公司

我要啦免费统计

复制成功！