初步
CY2544
CY2546
引脚配置
VDD_CORE
EXCLKIN
XOUT
EXCLKIN
XOUT
CLK9
CLK9
20
GND
VDD
24
23
22
21
20
19
24
XIN
23
22
21
GND
CLK1
VDD_CLK_B1
PD ＃ OE
1
18
GND
CLK8
VDD_CLK_B3
GND
19
XIN
GND
CLK1
VDD_CLK_B1
PD ＃ OE
1
18
GND
CLK8
VDD_CLK_B3
2
17
2
17
3
CY2544
24LD QFN
16
3
CY2546
24LD QFN
16
4
15
CLK7/SSON
VDD_CLK_B2
4
15
CLK7/SSON
VDD_CLK_B2
NC
CLK2
5
14
VDD_CORE
CLK2
5
14
6
13
CLK6
6
13
CLK6
7
8
9
10
11
12
7
8
9
10
11
12
PD#/OE/FS1
CLK5
CLK3/FS0
CLK4/FS2
GND
GND
PD#/OE/FS1
CLK5
CLK3/FS0
引脚说明 - CY2544 （ 2.5V ， 3.0V或3.3V VDD ）
引脚数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
GND
CLK1
VDD_CLK_B1
PD ＃ / OE
NC
CLK2
GND
CLK3/FS0
PD#/OE/FS1
CLK4/FS2
CLK5
GND
CLK6
VDD_CLK_B2
CLK7/SSON
VDD_CLK_B3
CLK8
GND
名字
动力
产量
动力
输入
NC
产量
动力
输出/输入
输入
输出/输入
产量
动力
产量
动力
输出/输入
动力
产量
动力
I / O
描述
电源接地的核心
可编程输出时钟
2.5V / 3.0V / 3.3V电源，输出存储区1 （ CLK1 ， CLK2 ，
CLK3 ）输出
掉电或输出使能
无连接
可编程输出时钟
电源接地输出行1
多功能可编程引脚， CLK3
输出时钟频率或
选择引脚FS0
多功能可编程引脚，断电，输出使能或
频率选择引脚FS1
多功能可编程引脚， CLK4输出或频率选择
输入引脚FS2
可编程输出时钟
电源接地输出银行2
可编程输出时钟
2.5V / 3.0V / 3.3V电源，输出池Bank2 （ CLK4 ， CLK5 ，
CLK6 ）输出
多功能可编程引脚， CLK7输出或输入SSON
2.5V / 3.0V / 3.3V电源，输出区块3 （ CLK7 ， CLK8 ，
CLK9 ）输出
可编程输出时钟
电源接地输出组3
文件编号： 001-12563修订版**
CLK4/FS2
GND
GND
第11 2
[+ ]反馈
初步
引脚说明 - CY2544 （ 2.5V ， 3.0V或3.3V VDD ）
（续）
引脚数
19
20
21
22
23
24
GND
CLK9
EXCLKIN
VDD
XOUT
XIN
名字
动力
产量
输入
动力
产量
输入
I / O
描述
电源接地的核心
可编程输出时钟
外部时钟输入
2.5V / 3.0V / 3.3V电源
CY2544
CY2546
晶振输出
晶振输入
引脚说明 - CY2546 （ 1.8V VDD_CORE ）
引脚数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
GND
CLK1
VDD_CLK_B1
PD ＃ / OE
VDD_CORE
CLK2
GND
CLK3/FS0
PD#/OE/FS1
CLK4/FS2
CLK5
GND
CLK6
VDD_CLK_B2
CLK7/SSON
VDD_CLK_B3
CLK8
GND
GND
CLK9
EXCLKIN
VDD_CORE
XOUT
XIN
名字
动力
产量
动力
输入
电源
产量
动力
输出/输入
输入
输出/输入
产量
动力
产量
动力
输出/输入
动力
产量
动力
动力
产量
输入
动力
产量
输入
I / O
描述
电源接地的核心
可编程输出时钟
1.8V电源，输出存储区1 （ CLK1 ， CLK2 ， CLK3 ）输出
掉电或输出使能
1.8V电源的核心
可编程输出时钟
电源接地输出行1
多功能可编程引脚， CLK3
输出时钟频率或
选择引脚FS0
多功能可编程引脚，断电，输出使能或
频率选择引脚FS1
多功能可编程引脚， CLK4输出或频率
选择输入引脚FS2
可编程输出时钟
电源接地输出银行2
可编程输出时钟
1.8V电源，输出池Bank2 （ CLK4 ， CLK5 ， CLK6 ）输出
多功能可编程引脚， CLK4输出或输入SSON
1.8V电源，输出区块3 （ CLK7 ， CLK8 ， CLK9 ）输出
可编程输出时钟
电源接地输出组3
电源接地的核心
可编程输出时钟
外部低电压参考时钟输入
1.8V电源的核心
晶振输出
晶振输入
文件编号： 001-12563修订版**
第11 3
[+ ]反馈
初步
概述
该CY2544和CY2546四个-PLL可编程扩频
频谱时钟发生器用于降低EMI发现
高速数字电子系统。其中2个锁相环
已扩频能力。扩频
功能开启或关闭通过控制引脚SSON 。
具有4个锁相环的优点是，单个设备可以
产生多达频率的四名独立家庭
单晶或参考输入频率。一般地，一个
设计最多需要四个振荡器来实现相同的
结果作为单个CY2544或CY2546 。
该器件采用赛普拉斯专有的PLL和传播
频谱时钟（ SSC ）技术，合成和调控
输入时钟的频率。频率调制
时钟大大降低了测得的电磁干扰的基本
和谐波频率。这种减少在辐射能量
显著降低与调节相符的成本
机构（EMC）要求，提高了时间到市场
在不降低系统性能。
该CY2544和CY2546使用工厂/现场可编程
配置存储阵列，以提供定制的
输出频率，频率选择选项，传播字符
像传播率和调制频率开创性意义，
输出驱动强度和晶体负载电容。
定制设备使用CyberClocks配置
软件或联系工厂。
传播百分比编程为中心扩散
或向下扩散与传播的各种比例。范围
为中心的传播是从± 0.125 ％到± 2.50 ％ 。的范围为
倒价差为-0.25 ％至-5.0 ％ 。联系工厂
较小或较大的扩散比例的量，如果需要的话。
CY2544
CY2546
输入到CY2544和CY2546可以是一个晶体或
时钟信号。输入频率范围为晶体是8MHz
48 MHz和时钟信号是8 MHz到166 MHz的。在
此外，还有一个时钟参考一个单独的输入。
该CY2544和CY2546有九时钟输出，每
输出具有四个可能的输入源。有三
频率选择线FS（ 2：0 ），提供一个选项，以选择
八个不同的频率集之中的每个所述四个
锁相环。每个输出具有可编程的输出分频器选项。
输出1有八种可能的分频值和输出2-9
具有最大的灵活性四个可能的分频值。该
2位或3位的输出分频器是可编程的，从而提供一
宽的输出频率范围。
输出是无故障时，频率切换使用
输出分频器。该输出可以具有一个可预测的相位
的关系，如果时钟源是一样的PLL和分频器
值是2，3 ，4或6 。
输出银行功能允许三套
频率以在三个不同的电压下工作。可选
输出电压选项有2.5V ，3.0V或3.3V的CY2544和
1.8V的CY2546的一部分。
该CY2544和CY2546提供24引脚QFN封装
商业和工业经营temper-包
ATURE范围。
表1.电源电压选项
设备
CY2544
CY2546
V
DD
电源电压
2.5V ， 3.0V或3.3V
1.8V
文件编号： 001-12563修订版**
第11 4
[+ ]反馈
初步
CY2544
CY2546
绝对最大条件
参数
V
DD
V
DD_Core
描述
电源电压
为CY2544
电源电压
为CY2546
条件
分钟。
–0.5
–0.5
马克斯。
4.5
2.6
单位
V
V
V
DD_CLK_BX
V
IN
T
S
ESD
HBM
UL-94
MSL
电源电压为CY2544
电源电压为CY2546
输入电压
温度，贮藏
可燃性等级
湿度敏感度等级
相对于V
SS
非功能性
@在1月8日。
QFN封装
–0.5
–0.5
–0.5
–65
2000
V-0
4.5
2.6
+150
V
V
°C
伏
V
DD
+ 0.5伏
ESD保护（人体模型） MIL -STD -883方法3015
–
3
推荐工作条件
参数
V
DD
V
DD
V
DD
VDD工作
at
3.3V的
CY2544
VDD工作
at
3.0V的
CY2544
VDD工作
at
2.5V的
CY2544
描述
分钟。
3.00
2.70
2.25
典型值。
–
–
–
MAX 。 UNIT
3.60
3.30
2.75
V
V
V
V
DD_Core
V
DD_CLK_BX
V
DD_CLK_BX
V
DD_CLK_BX
V
DD_CLK_BX
T
AC
T
AI
C
负载
t
PU
VDD_CORE工作在1.8V的CY2546
输出驱动电压为银行1 ， 2和3工作电压为3.3V （ CY2544 ）
输出驱动电压为银行1 ， 2和3工作在3.0V （ CY2544 ）
输出驱动电压为银行1 ， 2和3工作在2.5V （ CY2544 ）
输出驱动电压为银行1 ， 2和3工作在1.8V （ CY2546 ）
商业环境温度
工业环境温度
最大负载电容
上电时间为所有V
DD
引脚，以达到规定的最低电压（电源斜坡绝
是单调）
1.65
3.00
2.70
2.25
1.65
0
–40
–
0.05
–
–
–
–
–
–
–
–
–
1.95
3.60
3.30
2.75
1.95
+70
+85
15
500
V
V
V
V
V
°C
°C
pF
ms
DC电气规格
参数
V
OL
V
OH
V
IL
V
IH
V
ILX
V
IHX
描述
输出低电压，所有的CLK引脚
输出高电压，所有的CLK引脚
除XIN所有输入
除XIN所有输入
输入低电压，时钟输入到XIN引脚
输入高电压，时钟输入到XIN引脚
条件
所有V
DD
的水平，我
OL
= 8毫安
所有V
DD
的水平，我
OH
= -8毫安
所有V
DD
水平
所有V
DD
水平
所有V
DD
水平
所有V
DD
水平
分钟。
–
V
DD
– 0.4
–0.3
0.8 * V
DD
–0.3
1.44
–
–
–
–
–
–
–
典型值。
–
–
–
–
–
–
–
–
–
–
15
50
–
马克斯。
0.4
–
0.2 * V
DD
V
DD
+ 0.3
0.36
2.0
1
1
1
25
–
–
7
单位
V
V
V
V
V
V
μA
μA
μA
μA
mA
μA
pF
I
ILPDOE
I
IHPDOE
I
ILSR
I
IHSR
I
DD[1]
I
DDS
C
IN
输入低电平电流， PD ＃ / OE和FS0,1,2引脚V
IN
= V
SS
（无内部上拉）
输入高电流， PD ＃ / OE和FS0,1,2引脚V
IN
= V
DD
（无内部上拉）
输入低电平电流， SSON引脚
输入高电流， SSON引脚
电源电流
待机电流
输入电容 - 除了XIN所有输入
V
IN
= V
SS
（内部上拉下来= 160K典型值）
V
IN
= V
DD
（内部上拉下来= 160K典型值）
所有的时钟运行，空载
所有的输出功率下降
SSON ， OE ， PD ＃或FS输入
文件编号： 001-12563修订版**
第11个5
[+ ]反馈
QQ：2881677436 复制
