【CY25403/CY25423/CY25483三PLL可编程时钟发生器扩频特点■■三个完全集成锁相环】,IC型号CY25403SXI,CY25403SXI PDF资料,CY25403SXI经销商,ic,电子元器件-51电子网

CY25403/CY25423/CY25483

三PLL可编程时钟发生器

扩频

特点

■

三个完全集成锁相环（ PLL）的

输入频率范围

外部晶振： 8 48 MHz的

外部参考： 8 166 MHz的时钟

基准时钟的输入电压范围

1.8 V的CY25403 / CY25423 / CY25483

宽工作输出频率范围

3 ，以166 MHz的

可编程扩频与中心和向下蔓延

选项，利盟和线性调制谱

电源电压选项：

2.5 V ， 3.0 V和3.3 V的CY25403 / CY25423 / CY25483

可选的输出时钟电压无关的V

供应：

2.5 V ， 3.0 V和3.3 V的CY25403 / CY25423 / CY25483

有选项来选择四种不同的频率选择特性

频率

掉电，输出使能和SS ON / OFF控制

低抖动，高精度输出

能够合成与小数N分频非标准

能力

■

可编程驱动强度三个时钟输出

无干扰的输出，而开关频率

8引脚SOIC封装

商用和工业温度范围

■

好处

■

多个高性能的PLL允许合成无关

频率

非易失性编程PLL的个性化

频率，扩频特性，驱动强度，

晶体负载电容，输出频率

专用的可编程EMI减少使用传播

频谱时钟

对于系统频率容限测试，可编程PLL

会见在复杂系统设计的关键时序要求

适合个人电脑，消费产品，便携和联网

应用

能够零PPM频率合成错误

时钟频率切换过程中不间断的系统运行

在标准和低功率系统的应用程序兼容性

■

框图

鑫/

EXCLKIN

XOUT

OSC

PLL1

交叉开关

开关

产量

分频器

和

CLK1

(SS)

MUX

和

FS0

FS1

控制

逻辑

PLL3

(SS)

SSON

PD ＃ / OE

PLL 2

(SS)

DRIVE

实力

控制

CLK2

（无SS ）

CLK3

(SS)

赛普拉斯半导体公司

文件编号： 001-12564修订版* F

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2011年7月18日

CY25403/CY25423/CY25483

概述................................................ 4 .........

配置PLL ................................................ 4 .......

输入参考时钟............................................... 4

VDD电源选项........................................ 4

扩频控制............................................ 4

频率选择................................................ 4 ........

无干扰高频开关..................................... 4

PD ＃ / OE模式............................................. ................ 4

输出驱动强度............................................... ... 4

类属配置和定制频率........... 4

绝对最大条件....................................... 5

DC电气规格............................................ 6

AC电气规格............................................ 7

推荐水晶规格

对于SMD封装............................................... ............... 7

推荐水晶规格

针对通孔封装............................................. 8 ........

测试和测量设置.......................................... 8

电压和时序定义....................................... 8

订购信息................................................ ........ 9

可能的配置............................................... 9

订购代码定义......................................... 10

封装图纸和尺寸............................... 10

与缩略语................................................. ....................... 11

文档约定................................................ 12

计量单位............................................... ........ 12

销售，解决方案和法律信息...................... 14

全球销售和设计支持....................... 14

产品................................................. ................... 14

的PSoC解决方案................................................ ......... 14

文件编号： 001-12564修订版* F

第14页2

CY25403/CY25423/CY25483

表1.设备选型指南

设备

CY25403 / CY25423 / CY25483是

晶振输入

EXCKLKIN输入

1.8 V LVCMOS

2.5 V, 3.0 V, 3.3 V

图1.引脚图 - CY25403 / CY25423 / CY25483 8引脚SOIC

鑫/

EXCLKIN

CLK1

CLK2/FS0

CY25403

XOUT

GND

CLK3/SSON

PD#/OE/FS1

表2.引脚定义 - CY25403 / CY25423 / CY25483 （ 2.5 V ， 3.0 V或3.3 V电源）

引脚数

CLK1

CLK2/FS0

PD#/OE/FS1

CLK3/SSON

GND

XOUT

名字

XIN / EXCLKIN输入

动力

产量

输出/输入

输入

输出/输入

动力

产量

电源： 2.5 V ， 3.0 V或3.3 V

可编程时钟输出与扩频

多功能可编程引脚：可编程时钟输出，不带扩频

或频率选择引脚

多功能可编程引脚：掉电，输出使能，或频率选择引脚

多功能可编程引脚：可编程时钟输出扩频或

扩频ON / OFF控制销

电源地

晶振输出

描述

晶振输入或1.8 V外部时钟输入

文件编号： 001-12564修订版* F

第14页3

CY25403/CY25423/CY25483

概述

配置PLL

该CY25403 / CY25423 / CY25483有三个可编程

的PLL可以被用于产生输出频率范围

从3到166兆赫。具有三个锁相环的优点在于

一台设备产生多达3个独立频率

从一个单一的晶体。

开关采用输出分频器。通过此功能，

而时钟频率是不间断的系统运行

切换。

PD ＃ / OE模式

多功能引脚PD ＃ / OE / FS1 （引脚5 ）可以通过编程来

工作为频率选择（ FS1 ），掉电（ PD ＃）或

输出使能（OE ）模式。 PD ＃是一个低真输入。如果激活它

关断整个芯片，产生最小功率

消费设备。设置此信号带来高的

设备中使用默认寄存器设置操作模式。

当此引脚设定为输出使能（ OE ），时钟

输出可以启用或使用OE （引脚5）禁用。个人

时钟输出可以被编程为对本OE引脚敏感。

输入参考时钟

输入参考时钟可以是晶体或时钟信号，

为CY25403 / CY25423 / CY25483 。输入频率范围为

水晶（ XIN ）为8 MHz到48 MHz和对于外部参考

时钟（ EXCLKIN ）为8 MHz到166 MHz的。的电压范围

参考时钟输入CY25403 / CY25423 / CY25483为1.8 V.这

用户给出了该设备的选项是不同的兼容

输入时钟的电压电平的系统。

电源选项

这些器件具有可编程电源选项。该

CY25403 / CY25423 / CY25483是一个高电压部分，可以是

编程在任何电压2.5 V操作， 3.0 V或3.3 V.

输出源选择

这些器件具有针对每个可编程输入源的

时钟输出。有四个可用的时钟源并且这些

时钟源： XIN / EXCLKIN ， PLL1 ， PLL2和PLL3 。

输出时钟源选择是通过使用四明四完成

交叉开关。因此，这四个可用的时钟任一项

源可以被任意地选择为时钟输出。这

给用户一个灵活地，有多达三个独立的时钟

输出。

输出驱动强度

单个时钟输出的直流驱动强度可

编程为不同的值。

表3

显示了典型的上升

时间和下降时间对不同的驱动强度的设置。

表3.输出驱动强度

输出驱动强度

低

中低

中高

高

上升/下降时间（ NS ）

（典型值）

6.8

3.4

2.0

1.0

扩频控制

两三个的PLL （ PLL2和PLL3 ）已扩频

能力降低EMI系统。该设备采用

赛普拉斯专有的PLL和扩频时钟（ SSC ）

技术，以合成和调节锁相环的频率。

扩频功能可以打开或关闭使用被打开

多功能控制引脚（ CLK3 / SSON ）。它可以被编程为

无论是中心扩散范围从± 0.125 ％到± 2.50 ％或下跌

从-0.25 ％范围内蔓延至-5.0 ％，与利盟或线性

个人资料。

类属配置和定制频率

有输出频率的一组通用可从

工厂可用于设备评估目的。该

设备， CY25403 / CY25423 / CY25483可自定义

编程为任何所需的频率和上市的功能。为

客户特定的编程，请联系当地的赛普拉斯

现场应用工程师（ FAE ）或销售

代表性。

频率选择

每个PLL可以被编程为多达四个不同

频率。有两个多功能可编程引线，

CLK2 / FS0和PD ＃ / OE / FS1这要是编程频率

选择输入，可以使用这些当中任意地选择

编程的频率设置。每路输出都有

可编程输出分频器选项。

无干扰频率开关

当频率选择引脚，FS （1 ：0）用于切换

频率，输出无干扰提供的频率为

文件编号： 001-12564修订版* F

第14页4

CY25403/CY25423/CY25483

绝对最大条件

参数

ESD

HBM

UL-94

MSL

描述

电源电压为CY25403 / CY25423 / CY25483 -

输入电压为CY25403 / CY25423 / CY25483

温度，贮藏

ESD保护（人体模型）

可燃性等级

湿度敏感度等级

相对于V

非功能性

JEDEC EIA / JESD22 - A114 -E

为V-0在1/8 。

SOIC封装

条件

民

–0.5

–65

2000

–

–3

最大

4.5

+150

单位

°C

伏

PPM

–

+0.5 V

推荐工作条件

参数

负载

商业环境温度

工业环境温度

最大负载电容

上电时间为所有V

达到指定的最低电压

（功率坡道必须是单调）

描述

工作电压为CY25403 / CY25423 / CY25483

–40

–

0.05

民

2.25

典型值

–

最大

3.60

+70

+85

500

单位

°C

文件编号： 001-12564修订版* F

第14页5