CY24271
Rambus公司
XDR 时钟发生器
特点
■
■
会见Rambus公司
扩展数据速率（ XDR ）时钟
需求
25 ps的典型周期到周期抖动
在20 MHz时135 dBc的/ Hz的典型相位噪声抵消
100或133 MHz差分时钟输入
300-800 MHz的高速时钟支持
四（漏极开路）差分输出驱动器
支持频率乘法器：3， 4，5， 6，8， 9/2 ， 15/2和15/4
流传意识到
2.5V操作
28引脚TSSOP封装
■
■
■
■
■
■
■
逻辑框图
/ B Y形P A S S小
EN
EN
EGA
CLK0
LK 0B
EN
EGB
CLK1
LK 1B
EN
EGC
F c的L·K ，R é F c的L·K B
B YPASS
MUX
PLL
CLK2
LK 2B
EN
EGD
CLK3
LK 3B
SCL
SDA
ID 0
ID 1
赛普拉斯半导体公司
文件编号： 001-00411修订版* B
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2007年7月23日
[+ ]反馈
CY24271
PLL乘法器
表2
表示频率乘法器PLL中，通过编程的SMBus寄存器MULT0 ， MULT1 ，并MULT2可选择的。
上电时默认倍频为4 。
表2. PLL倍频选择
注册
MULT2
0
0
0
0
1
1
1
1
MULT1
0
0
1
1
0
0
1
1
MULT0
0
1
0
1
0
1
0
1
倍频器
3
4
5
6
8
9/2
15/2
15/4
输出频率（ MHz）的
REFCLK = 100 MHz的
[1]
， REFSEL = 0 REFCLK = 133 MHz的
[1]
， REFSEL = 1
300
400
[2]
500
600
800
450
750
375
400
533
[3]
667
800
1067
[3]
600
1000
[3]
500
设备ID和SMBus器件地址
的装置ID （ ID0和ID1）是SMBus器件8位的一部分
地址。地址的至少显著位表示一
读或写操作。
表3
显示了四个地址
在相同的SMBus CY24271器件。
SMBus的寄存器： RegTest ， REGA ， REGB ， REGC和REGD 。
表4
显示选择一至四个输出时，
输出禁用模式（ EN =低） ，以及旁路模式（ EN =
高/ BYPASS =低） 。有保留给供应商的一个选项
测试。残疾人输出设置为高Z.
上电时， SMBus的寄存器默认在最后一个条目
表4 。
在RegTest值为0时REGA ， REGB的值，
REGC和REGD都是“1” 。因此，所有的输出通过控制
逻辑适用于EN和/或绕行。
操作模式
操作模式由逻辑信号确定
施加到EN和/旁路引脚和值中的五个
为CY24271表3. SMBus设备地址
XCG
设备
0
1
2
3
手术
写
读
写
读
写
读
写
读
（十六进制）
地址
D8
D9
DA
DB
DC
DD
DE
DF
1
1
0
8位的SMBus器件地址，包括经营
五个最重要位
ID1
0
0
1
1
1
1
0
1
ID0
0
1
WR ＃ / RD
0
1
0
1
0
1
0
1
笔记
在如图1所示的输出频率
表2
是根据对100兆赫和133.3兆赫标称的输入频率。在PLL乘法器适用于扩频
调制的输入时钟与最大和最小输入周期时间。在SMBus的81H的REFSEL位设置正确，如图所示。
2.默认倍频PLL在上电时。
3.与工厂联系，如果需要运行在这些频率。
文件编号： 001-00411修订版* B
第13 3
[+ ]反馈
CY24271
表4种工作模式CY24271
EN
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
/ BYPASS RegTest雷加REGB REGC REGD CLK0 / CLK0B
X
X
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
X
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
[5]
X
X
X
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
[5]
X
X
X
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
[5]
X
X
X
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
[5]
X
X
X
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
[5]
REFCLK /
RefclkB
[4]
高Z
高Z
高Z
高Z
高Z
高Z
高Z
高Z
CLK / CLKB
CLK / CLKB
CLK / CLKB
CLK / CLKB
CLK / CLKB
CLK / CLKB
CLK / CLKB
CLK / CLKB
高Z
CLK1/CLK1B
高Z
REFCLK /
RefclkB
高Z
高Z
高Z
高Z
CLK / CLKB
CLK / CLKB
CLK / CLKB
CLK / CLKB
高Z
高Z
高Z
高Z
CLK / CLKB
CLK / CLKB
CLK / CLKB
CLK / CLKB
CLK2 / CLK2B CLK3 / CLK3B
高Z
REFCLK /
RefclkB
高Z
高Z
CLK / CLKB
CLK / CLKB
高Z
高Z
CLK / CLKB
CLK / CLKB
高Z
高Z
CLK / CLKB
CLK / CLKB
高Z
高Z
CLK / CLKB
CLK / CLKB
高Z
REFCLK /
RefclkB
高Z
CLK / CLKB
高Z
CLK / CLKB
高Z
CLK / CLKB
高Z
CLK / CLKB
高Z
CLK / CLKB
高Z
CLK / CLKB
高Z
CLK / CLKB
高Z
CLK / CLKB
保留的供应商测试
SMBus协议
该CY24271是从接收器中的支持行动
在第5.5.4和5.5.5的描述字或字节模式
SMBus规范2.0 。
DC规格修改为RAMBUS标准支持
1.8 ，2.5和3.3伏的器件。超时检测和数据包
不支持错误协议的SMBus功能。
为一个单端时钟输入，外部分压器和一个
电源电压，如图
图2中，
提供参考
电压V
TH
在REFCLKB引脚。这就决定了正确的旅程
点REFCLK的。为Ⅴ的范围
TH
在指定的
直流工作
条件
第7页，输出也满足了直流和交流
工作条件表。
SMBus数据字节定义
三个数据字节被定义为CY24271 。字节0是为
编程PLL倍频寄存器和时钟输出
寄存器。
字节2的定义示于
表5，表6 ，
和
表7
第5页。
上5位的的版本号
装置和低三位被分配到ID号码
供应商由Rambus公司。
输入时钟信号
在XCG接收任一微分（ REFCLK / REFCLKB ）或
单端参考时钟输入（ REFCLK ） 。
当基准输入时钟是由一个不同的时钟源，
它必须满足在列出的电压电平与定时要求
直流工作条件
第7页和
交流工作条件
系统蒸发散
第8页。
笔记
4.旁路模式： REFCLK绕过了PLL的输出驱动器。
操作5.缺省模式是在加电时。
文件编号： 001-00411修订版* B
第13 4
[+ ]反馈
CY24271
表5.命令代码80H
[6]
位
7
6
5
4
3
2
1
0
注册
版权所有
MULT2
MULT1
MULT0
REGA
REGB
REGC
REGD
荚
0
0
0
1
1
1
1
1
TYPE
RW
RW
RW
RW
RW
RW
RW
RW
0时钟输出选择
1时钟输出选择
2时钟输出选择
3时钟输出选择
版权所有（无内部功能）
PLL倍频选择
描述
表6.命令代码81H
[6]
位
7
6
5
4
3
2
1
0
注册
版权所有
版权所有
版权所有
版权所有
版权所有
REFSEL
版权所有
RegTest
荚
0
0
0
0
1
0
0
0
TYPE
RW
RW
RW
RW
RW
RW
RW
RW
保留的（必须设置为'1'，对于正确的操作）
参考频率选择（参考
表2）
保留的（必须设置为'0'进行适当的操作）
保留的（必须设置为'0'进行适当的操作）
版权所有（无内部功能）
描述
表7.命令代码82H
[6]
位
7
6
5
4
3
2
1
0
供应商ID
注册
设备
调整
数
荚
?
?
?
?
?
0
1
0
TYPE
RO
RO
RO
RO
RO
RO
RO
RO
RAMBUS指定供应商ID代码
描述
联系工厂设备版本号的信息。
记
6. RW =读，写， RO =只读， POD =上电默认值。看
表2
对于PLL乘法器和
表4
时钟输出选择。
文件编号： 001-00411修订版* B
第13个5
[+ ]反馈
QQ：2880707522 复制
