CY24242
激光打印机系统频率合成器
特点
采用Cypress的传播最大化EMI抑制
频谱技术
减少EMI测量多达10分贝
CPU输出的四斜控制的副本
SDRAM输出的四斜控制的副本
14.31818 MHz的参考输出的一个副本
48 - MHz的USB时钟复印件一份（不撒）
可选SSFTG宽度调制
采用28引脚SSOP （ 209万）
表1.引脚可选频率
[1]
FS1
0
0
1
1
FS0
0
1
0
1
的CPU （0 ：3），
SDRAM（ 0 ：3）
133.3兆赫
100兆赫
66.6兆赫
50兆赫
USBCLK
48兆赫
48兆赫
48兆赫
48兆赫
表2.传播特性。
SSON ＃
0
0
0
0
1
1
1
1
SS%1
0
0
1
1
0
0
1
1
SS%0
0
1
0
1
0
1
0
1
的CPU （0 ：3），
SDRAM（ 0 ：3）
–0.5%
–1.0%
–2.5%
–3.75%
0 （关闭） \\
0 （OFF）的
0 （OFF）的
0 （OFF）的
关键的特定连接的阳离子
电源电压：
VDDCORE ： ................................................ ........... 3.3V ± 10 ％
VDDC ： ............................................... 3.3伏± 10％或2.5V ±5％
VDDS ： ............................................... 3.3伏± 10％或2.5V ±5％
VDDU ： ............................................... 3.3伏± 10％或2.5V ±5％
CPU时钟周期周期抖动： ................................ 250 PS
USBCLK长期抖动： ....................................... ±500 ps的
CPU0 ： 3时钟偏差： ............................................ ...... 250 PS
CPU ，抗性SDRAM输出： ............................. 15Ω
逻辑输入具有250K欧姆上拉电阻
框图
REF
PLL的参考频率
SSON ＃
SS%1
SS%0
引脚配置
[2, 3]
VDDCORE
REF
GND
X1
X2
SDRAM3
SDRAM2
VDDS
SDRAM1
SDRAM0
GND
VDDCORE
* SDEN
*SS%0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
USBCLKEN
GND
USBCLK
VDDU
CPU0
CPU1
VDDC
CPU2
CPU3
GND
SS%1*
SSON ＃ ^
FS1*
FS0*
X1
X2
XTAL
OSC
CPU0 ： 3
SDRAM0 ： 3
PLL 1
FS0
FS1
SDEN
USBCLKEN
PLL 2
USBCLK
注意事项：
1.所有时钟输出满载交流电气特性部分规定的最大疙瘩电容试验载荷。
标有[ * ] 2信号具有内部上拉电阻
3.信号标有[^]有内部下拉电阻。
赛普拉斯半导体公司
文件编号： 38-07268牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年1月19日
CY24242
引脚德网络nitions
引脚名称
CPU0 ： 3
针
号
24, 23, 21,
20
10, 9, 7, 6
15, 16
14, 18
26
针
TYPE
O
引脚说明
CPU时钟输出：
这四个输出的频率由FS0设置运行： 1 。该
宽度扩频调制是通过引脚SSON ＃启用，并
选择引脚SS ％ 0 ： 1 。
SDRAM输出：
这四个SDRAM时钟输出同步运行的
CPU时钟。调制和频率跟随所述CPU输出。
频率选择输入：
选择CPU时钟频率，如图
表1中。
调制宽度选择输入：
这些输入选择的宽度
扩频功能，当它被SSON ＃启用。
USB输出：
定时信号运行在48.0080 MHz的时14.31818 MHz的
频率被设置为基准。 （ 167 ppm的精度为48 MHz时，
输出等于参考时间57/17 ）。
CPU扩频使能输入：
当此引脚被拉低，输出
CPU0 ： 3和SDRAM0 ： 3将启用扩频功能。
USB禁用输入：
当此引脚被拉低，输出USBCLK会
禁止到低状态。
参考输出：
这个输出将等于在频率为基准
在X1 / X2提供信号。
SDRAM银行禁止输入：
当此引脚被拉低，输出SDRAM0 ： 3
将被禁用，以一个低的状态。
晶体连接或外部基准频率输入：
连接
无论是14.318 MHz的晶振或其他参考信号。
水晶连接：
外部14.318 MHz的晶振输入连接。
如果使用外部基准时，该引脚必须悬空。
电源连接：
核心供电。连接到3.3V电源。
电源连接：
电源为USB输出。连接到3.3V或2.5V
供应量。
电源连接：
电源为CPU输出。连接到3.3V或
2.5V电源。
电源连接：
电源为SDRAM输出。连接到3.3V
或2.5V电源。
接地连接：
连接所有接地引脚到公共系统地
平面。
SDRAM0 ： 3
FS0 ： 1
SS%0:1
USBCLK
O
I
I
O
SSON ＃
USBCLKEN
REF
SDEN
X1
X2
VDDCORE
VDDU
VDDC
VDDS
GND
17
28
2
13
4
5
1, 12
25
22
8
3,11, 19, 27
I
I
O
I
I
I
P
P
P
P
G
文件编号： 38-07268牧师* B
第10 2
CY24242
绝对最大额定值
[4]
应力大于本表所列可能导致
永久损坏设备。这些代表的应力
.
等级而已。该设备在这些或任何其他条件的操作
系统蒸发散高于在此经营的部分规定
规范是不是暗示。扩展最大条件
期间可能会影响其可靠性。
等级
-0.5到+7.0
-65到+150
-55到+125
0至+70
2 （分钟）
单位
V
°C
°C
°C
kV
参数
V
DD
, V
IN
T
英镑
T
A
T
B
ESD
PROT
描述
任一引脚电压相对于GND
储存温度
工作温度
在偏置环境温度
输入ESD保护
直流电气特性：
T
A
= 0 ° C至+ 70 ° C，V
DDQ3
= 3.3V ± 10%
参数
电源电流
I
DDQ3
I
DDQ2
电源电流（ 3.3V ）
电源电流（ 2.5V ）
CPUCLK = 100 MHz的
输出负载
[4]
CPUCLK = 100 MHz的
输出负载
[4]
GND-3
2.0
400
400
mA
mA
描述
测试条件
分钟。
典型值。
马克斯。
单位
逻辑输入
[5]
V
IL
V
IH
I
IL
I
IH
V
TH
C
负载
C
IN,X1
C
IN
C
OUT
L
IN
输入低电压
输入高电压
输入低电平电流
[6]
输入高电流
[6]
X1输入阈值电压
[1]
负载电容，强加于
外部晶体
[7]
X1输入电容
[8]
输入引脚电容
输出引脚电容
输入引脚电感
X2引脚悬空
除了X1和X2
1.5
14
28
5
6
7
0.8
V
DD
+.3
–25
10
V
V
A
A
V
pF
pF
pF
pF
nH
晶体振荡器
引脚电容/电感
注意事项：
4.多电源：对任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
5. CY24242逻辑输入具有内部上拉电阻。
6. X1输入阈值电压（典型值）为V
DDQ
/2.
7. CY24242包含引脚X1和地面，另一脚X2和地面之间的内部晶体负载电容。总负载放置在水晶
14 pF的;这包括短PCB走线水晶典型的寄生电容。
与外部时钟源驱动时， X1 （X2悬空） 8. X1输入电容适用。
文件编号： 38-07268牧师* B
第10 4
CY24242
AC电气特性
T
A
= 0 ° C至+ 70 ° C，V
DD
= V
DDQ3
= 3.3V ±10 ％，F
XTL
= 14.31818 MHz的
AC时钟参数的测试和使用规定一次性容性负载保证在规定的工作条件
时钟输出。
CPU时钟输出， CPU0 ： 3 （一次性电容测试负载= 20 pF的，V
DDC
= 3.3V)
CPU = 66 MHz的
参数
t
P
t
H
t
L
t
R
t
F
t
D
t
JC
描述
期
高时间
低电平时间
输出下降边沿速率
占空比
抖动，周期到周期
测试条件/评论
测量上升沿1.5V
时钟周期2.4V以上的持续时间
低于0.4V时钟周期的持续时间
从2.4V至0.4V测
测量上升沿和下降沿
1.5V
测量上升沿1.5V 。
周期时间最大差值
两个相邻周期之间。
测量上升沿1.5V
分钟。
15
5.2
5
0.4
0.4
45
–
–
–
–
–
–
–
–
15.5
–
–
3.2
3.2
55
250
CPU为100 MHz的
典型值。马克斯。单位
–
–
–
–
–
–
–
10.5
–
–
3.2
3.2
55
250
ns
ns
ns
V / ns的
V / ns的
%
ps
10
3.0
2.8
0.4
0.4
45
–
典型值。马克斯。分钟。
测量从0.4V至2.4V的输出上升边沿速率
t
SK
f
ST
输出偏斜
–
–
–
–
250
3
–
–
–
–
250
3
ps
ms
稳频假定达到满电源电压
从电（冷
在从加电到1毫秒。短
开始）
之前的频率stabili-周期存在
矩阵特殊积。
AC输出阻抗
开关期间平均值
过渡。用于确定系列
终止值。
Z
o
–
20
–
–
20
–
SDRAM时钟输出， SDRAM0 ： 3 （一次性电容测试负载= 30 pF的，V
DDC
= 3.3V)
CPU = 66 MHz的
参数
t
P
t
H
t
L
t
R
t
F
t
D
t
JC
描述
期
高时间
低电平时间
输出下降边沿速率
占空比
抖动，周期到周期
测试条件/评论
测量上升沿1.5V
时钟周期2.4V以上的持续时间
低于0.4V时钟周期的持续时间
从2.4V至0.4V测
测量上升沿和下降沿
1.5V
测量上升沿1.5V 。
周期时间最大差值
两个相邻周期之间。
测量上升沿1.5V
涵盖了所有的CPU / SDRAM输出。
测量上升沿1.5V 。
–
–
分钟。
15
5.2
5
0.4
0.4
45
–
–
–
–
–
–
–
–
15.5
–
–
3.2
3.2
55
250
CPU为100 MHz的
典型值。马克斯。单位
–
–
–
–
–
–
–
10.5
–
–
3.2
3.2
55
250
ns
ns
ns
V / ns的
V / ns的
%
ps
10
3.0
2.8
0.4
0.4
45
–
典型值。马克斯。分钟。
测量从0.4V至2.4V的输出上升边沿速率
t
SK
t
SK
f
ST
输出偏斜
CPU到SDRAM时钟
SKEW
100
–
–
300
350
3
–
–
100
–
–
350
350
3
ps
ps
ms
稳频假定达到满电源电压
在从加电到1毫秒。短周期
从电（冷
存在之前，频率稳定。
开始）
AC输出阻抗
开关期间平均值
过渡。用于确定系列
终止值。
Z
o
–
20
–
–
20
–
文件编号： 38-07268牧师* B
第10个5
QQ：2880707522 复制
