CY24207
MediaClock
PDP时钟发生器
特点
集成锁相环(PLL)的
低抖动,高精度输出
VCXO与模拟调
3.3V操作
好处
内部PLL高达400 MHz的内部运作
符合复杂系统的关键时序要求
设计
大± 200 ppm范围内,更好的线性度
使应用程序兼容性
输出频率范围
两份27 - MHz参考时钟输出,两个副本
54 / 53.946053 / 67.425 / 67.357642兆赫(频率可选)
两份27 - MHz参考时钟输出,两个副本
54 / 53.946053 / 67.425 / 68.400599兆赫(频率可选)
产品型号
CY24207-1
CY24207-2
输出
4
4
输入频率
27 MHz的晶振输入
27 MHz的晶振输入
框图
XIN
XOUT
VCXO
P
Φ
VCO
产量
多路复用器
和
分频器
CLK1
CLK2
REFCLK1
REFCLK2
引脚配置
16引脚TSSOP
XIN
VDD
AVDD
VCXO
AVSS
VSSL
REFCLK2
REFCLK1
1
2
16
15
XOUT
OE
FS1
VSS
CLK1
VDDL
FS0
CLK2
OSC 。
Q
24207-1,-2
3
4
5
6
7
8
14
13
12
11
10
9
PLL
FS0
FS1
OE
VDDL
VDD
AVDD
AVSS
VSS
VSSL
频率选择选项
OE
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
CLK1 / CLK2 (-1)的
[1]
关闭
关闭
关闭
关闭
54
53.946053 ( -1 PPM )
67.425
67.357642 ( 3.8 ppm)
CLK1 / CLK2 (-2 )
[1]
关闭
关闭
关闭
关闭
54
53.946053 ( -1 PPM )
67.425
68.400599 ( -8.8 PPM )
REFCLK 1/2
27
27
27
27
27
27
27
27
单位
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
注意:
1. “关” =输出被驱动为高电平。
赛普拉斯半导体公司
文件编号: 38-07553修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年7月31日
CY24207
引脚说明
PIN号
1
2
3
4
5
6
7
8
9
9
10
11
12
12
13
14
15
16
XIN
V
DD
AV
DD
VCXO
AV
SS
V
SSL
REFCLK2
REFCLK1
CLK1 (-1)的
CLK1 (-2 )
FS0
V
DDL
CLK2 (-1)的
CLK2 (-2 )
V
SS
FS1
OE
XOUT
名字
参考晶振输入
电源
模拟电源供电
输入模拟控制VCXO
模拟地
CLK地
参考时钟输出
参考时钟输出
54 / 53.946053 / 67.425 / 67.357642 MHz的时钟输出(频率可选)
54 / 53.946053 / 67.425 / 68.400599 MHz的时钟输出(频率可选)
频率选择0 ,内部弱上拉
CLK电源
54 / 53.946053 / 67.425 / 67.357642 MHz的时钟输出(频率可选)
54 / 53.946053 / 67.425 / 68.400599 MHz的时钟输出(频率可选)
地
频率选择1 ,内部弱上拉
输出使能,内部弱上拉
参考晶体输出
描述
文件编号: 38-07553修订版**
第2 6
CY24207
绝对最大条件
电源电压(V
DD
, AV
DDL
, V
DDL
) ..................- 0.5 + 7.0V
直流输入电压........................................ -0.5V至V
DD
+0.5
储存温度(无冷凝) .....- 55 ° C至+ 125°C
结温................................ -40 ° C至+ 125°C
数据保留@ TJ = 125°C ................................ > 10年
封装功耗...................................... 350毫瓦
ESD(人体模型) MIL - STD- 883 .................... 2000V
(以上其中有用寿命可能受到损害。对于用户指南 -
线,没有测试。 )
可牵引水晶规格
参数
F
喃
C
LNOM
R
1
R
3
/R
1
DL
F
3SEPHI
F
3SEPLO
C
0
C
0
/C
1
C
1
描述
标称晶振频率
额定负载电容
等效串联电阻(ESR )
第三泛音模式的ESR比
基本模式ESR
晶振驱动电平
基本模式
由于采用典型的R值
1
值
比最大规格的要少得多
任何外部串联电阻假设
300
–150
7
180
14.4
18
250
21.6
fF
3
0.5
2
mW
PPM
PPM
pF
条件
并联谐振,基本模式,AT
切
分钟。
典型值。
27.0
14
25
MAX 。单位
兆赫
pF
从3 * F三次泛音分离
喃
HIGH SIDE
从3 * F三次泛音分离
喃
LOW SIDE
水晶并联电容
分流比为动态电容
水晶动态电容
推荐工作条件
参数
V
DD
/ AV
DDL
/V
DDL
T
A
C
负载
t
PU
工作电压
环境温度
马克斯。负载电容
上电时间为所有V
DD
指定s到到达最低
电压(功率坡道必须是单调)
0.05
描述
分钟。
3.135
0
典型值。
3.3
马克斯。
3.465
70
15
500
单位
V
°C
pF
ms
DC电气规格
参数
2
I
OH
I
OL
V
IH
V
IL
I
VDD
I
VDDL
C
IN
f
ΔXO
V
VCXO
R
UP
名字
输出高电流
输出低电流
输入高电压
输入低电压
电源电流
电源电流
输入电容
V
CXO
Pullability范围
V
CXO
输入范围
上拉电阻的输入V
DD
= 3.14到3.47V ,在V测
IN
= 0V
0
100
描述
V
OH
= V
DD
– 0.5, V
DD
/V
DDL
= 3.3V
V
OL
= 0.5, V
DD
/V
DDL
= 3.3V
CMOS电平,V 70%
DD
CMOS电平,V 30%
DD
AV
DD
/V
DD
当前
V
DDL
电流(V
DDL
= 3.47V)
排除XIN和XOUT
±200
V
DD
150
分钟。
12
12
0.7
0.3
25
20
7
典型值。
24
24
马克斯。
单位
mA
mA
V
DD
V
DD
mA
mA
pF
PPM
V
k
文件编号: 38-07553修订版**
第3页6
CY24207
订购信息
订购代码
CY24207ZC-1
CY24207ZC-1T
CY24207ZC-2
CY24207ZC-2T
套餐类型
16引脚TSSOP
16引脚TSSOP
16引脚TSSOP
16引脚TSSOP
工作范围
广告
广告
广告
广告
工作电压
3.3V
3.3V
3.3V
3.3V
封装图纸和尺寸
16引脚超薄紧缩小型封装( 4.40 mm主体) Z16
51-85091-**
MediaClock是赛普拉斯半导体公司的商标。本文档中提及的所有产品和公司名称可能是
其各自所有者的商标。
文件编号: 38-07553修订版**
分页: 5 6
赛普拉斯半导体公司, 2003年是本报告所载的资料如有更改,恕不另行通知。赛普拉斯半导体公司对使用任何责任
比电路体现在赛普拉斯半导体公司的产品以外的任何电路。它也没有传达或暗示根据专利或其他权利的任何许可。赛普拉斯半导体公司不授权
故障或故障可合理地预计其产品用于生命支持系统中使用的关键部件,以造成显着的伤害到用户。赛普拉斯的
半导体产品用于生命支持系统中的应用表明厂商应承担因使用的所有风险,并赔偿赛普拉斯由此半导体的一切费用。
CY24207
MediaClock
PDP时钟发生器
特点
集成锁相环(PLL)的
低抖动,高精度输出
VCXO与模拟调
3.3V操作
好处
内部PLL高达400 MHz的内部运作
符合复杂系统的关键时序要求
设计
大± 200 ppm范围内,更好的线性度
使应用程序兼容性
输出频率范围
两份27 - MHz参考时钟输出,两个副本
54 / 53.946053 / 67.425 / 67.357642兆赫(频率可选)
两份27 - MHz参考时钟输出,两个副本
54 / 53.946053 / 67.425 / 68.400599兆赫(频率可选)
产品型号
CY24207-1
CY24207-2
输出
4
4
输入频率
27 MHz的晶振输入
27 MHz的晶振输入
框图
XIN
XOUT
VCXO
P
Φ
VCO
产量
多路复用器
和
分频器
CLK1
CLK2
REFCLK1
REFCLK2
引脚配置
16引脚TSSOP
XIN
VDD
AVDD
VCXO
AVSS
VSSL
REFCLK2
REFCLK1
1
2
16
15
XOUT
OE
FS1
VSS
CLK1
VDDL
FS0
CLK2
OSC 。
Q
24207-1,-2
3
4
5
6
7
8
14
13
12
11
10
9
PLL
FS0
FS1
OE
VDDL
VDD
AVDD
AVSS
VSS
VSSL
频率选择选项
OE
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
CLK1 / CLK2 (-1)的
[1]
关闭
关闭
关闭
关闭
54
53.946053 ( -1 PPM )
67.425
67.357642 ( 3.8 ppm)
CLK1 / CLK2 (-2 )
[1]
关闭
关闭
关闭
关闭
54
53.946053 ( -1 PPM )
67.425
68.400599 ( -8.8 PPM )
REFCLK 1/2
27
27
27
27
27
27
27
27
单位
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
注意:
1. “关” =输出被驱动为高电平。
赛普拉斯半导体公司
文件编号: 38-07553修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2003年7月31日
CY24207
引脚说明
PIN号
1
2
3
4
5
6
7
8
9
9
10
11
12
12
13
14
15
16
XIN
V
DD
AV
DD
VCXO
AV
SS
V
SSL
REFCLK2
REFCLK1
CLK1 (-1)的
CLK1 (-2 )
FS0
V
DDL
CLK2 (-1)的
CLK2 (-2 )
V
SS
FS1
OE
XOUT
名字
参考晶振输入
电源
模拟电源供电
输入模拟控制VCXO
模拟地
CLK地
参考时钟输出
参考时钟输出
54 / 53.946053 / 67.425 / 67.357642 MHz的时钟输出(频率可选)
54 / 53.946053 / 67.425 / 68.400599 MHz的时钟输出(频率可选)
频率选择0 ,内部弱上拉
CLK电源
54 / 53.946053 / 67.425 / 67.357642 MHz的时钟输出(频率可选)
54 / 53.946053 / 67.425 / 68.400599 MHz的时钟输出(频率可选)
地
频率选择1 ,内部弱上拉
输出使能,内部弱上拉
参考晶体输出
描述
文件编号: 38-07553修订版**
第2 6
CY24207
绝对最大条件
电源电压(V
DD
, AV
DDL
, V
DDL
) ..................- 0.5 + 7.0V
直流输入电压........................................ -0.5V至V
DD
+0.5
储存温度(无冷凝) .....- 55 ° C至+ 125°C
结温................................ -40 ° C至+ 125°C
数据保留@ TJ = 125°C ................................ > 10年
封装功耗...................................... 350毫瓦
ESD(人体模型) MIL - STD- 883 .................... 2000V
(以上其中有用寿命可能受到损害。对于用户指南 -
线,没有测试。 )
可牵引水晶规格
参数
F
喃
C
LNOM
R
1
R
3
/R
1
DL
F
3SEPHI
F
3SEPLO
C
0
C
0
/C
1
C
1
描述
标称晶振频率
额定负载电容
等效串联电阻(ESR )
第三泛音模式的ESR比
基本模式ESR
晶振驱动电平
基本模式
由于采用典型的R值
1
值
比最大规格的要少得多
任何外部串联电阻假设
300
–150
7
180
14.4
18
250
21.6
fF
3
0.5
2
mW
PPM
PPM
pF
条件
并联谐振,基本模式,AT
切
分钟。
典型值。
27.0
14
25
MAX 。单位
兆赫
pF
从3 * F三次泛音分离
喃
HIGH SIDE
从3 * F三次泛音分离
喃
LOW SIDE
水晶并联电容
分流比为动态电容
水晶动态电容
推荐工作条件
参数
V
DD
/ AV
DDL
/V
DDL
T
A
C
负载
t
PU
工作电压
环境温度
马克斯。负载电容
上电时间为所有V
DD
指定s到到达最低
电压(功率坡道必须是单调)
0.05
描述
分钟。
3.135
0
典型值。
3.3
马克斯。
3.465
70
15
500
单位
V
°C
pF
ms
DC电气规格
参数
2
I
OH
I
OL
V
IH
V
IL
I
VDD
I
VDDL
C
IN
f
ΔXO
V
VCXO
R
UP
名字
输出高电流
输出低电流
输入高电压
输入低电压
电源电流
电源电流
输入电容
V
CXO
Pullability范围
V
CXO
输入范围
上拉电阻的输入V
DD
= 3.14到3.47V ,在V测
IN
= 0V
0
100
描述
V
OH
= V
DD
– 0.5, V
DD
/V
DDL
= 3.3V
V
OL
= 0.5, V
DD
/V
DDL
= 3.3V
CMOS电平,V 70%
DD
CMOS电平,V 30%
DD
AV
DD
/V
DD
当前
V
DDL
电流(V
DDL
= 3.47V)
排除XIN和XOUT
±200
V
DD
150
分钟。
12
12
0.7
0.3
25
20
7
典型值。
24
24
马克斯。
单位
mA
mA
V
DD
V
DD
mA
mA
pF
PPM
V
k
文件编号: 38-07553修订版**
第3页6
CY24207
订购信息
订购代码
CY24207ZC-1
CY24207ZC-1T
CY24207ZC-2
CY24207ZC-2T
套餐类型
16引脚TSSOP
16引脚TSSOP
16引脚TSSOP
16引脚TSSOP
工作范围
广告
广告
广告
广告
工作电压
3.3V
3.3V
3.3V
3.3V
封装图纸和尺寸
16引脚超薄紧缩小型封装( 4.40 mm主体) Z16
51-85091-**
MediaClock是赛普拉斯半导体公司的商标。本文档中提及的所有产品和公司名称可能是
其各自所有者的商标。
文件编号: 38-07553修订版**
分页: 5 6
赛普拉斯半导体公司, 2003年是本报告所载的资料如有更改,恕不另行通知。赛普拉斯半导体公司对使用任何责任
比电路体现在赛普拉斯半导体公司的产品以外的任何电路。它也没有传达或暗示根据专利或其他权利的任何许可。赛普拉斯半导体公司不授权
故障或故障可合理地预计其产品用于生命支持系统中使用的关键部件,以造成显着的伤害到用户。赛普拉斯的
半导体产品用于生命支持系统中的应用表明厂商应承担因使用的所有风险,并赔偿赛普拉斯由此半导体的一切费用。