CY2412

MPEG时钟发生器与VCXO

特点

集成的锁相环（ PLL ）

低抖动，高精度输出

VCXO模拟调整

3.3V工作电压

8引脚SOIC封装

好处

最高性能的PLL专为多媒体应用程序

阳离子

符合复杂系统的关键时序要求

设计

大± 150 ppm范围内，更好的线性度

使应用程序兼容性

产品型号

CY2412-1

CY2412-3

输出

3

3

输入频率范围

每13.5 MHz的可牵引晶振输入

赛普拉斯规格

每13.5 MHz的可牵引晶振输入

赛普拉斯规格

输出频率

VCXO简介

两个27 MHz的输出，一个54兆赫（ 3.3V ）线性

27兆赫， 13.5兆赫， 54兆赫（ 3.3V ）

线性

逻辑框图

引脚配置

CY2412-1,-3

8引脚SOIC

XIN

VDD

VCXO

VSS

1

2

3

4

8

7

6

5

XOUT

CLKC

CLKB

CLKA

CLKC

13.5 XIN

XOUT

OSC

Q

Φ

P

VCO

产量

分频器

CLKB

CLKA

VCXO

PLL

VDD

VSS

赛普拉斯半导体公司

文件编号： 38-07227牧师* D

3901北一街

圣荷西

,

CA 95134

408-943-2600

修订后的2004年12月13日

CY2412

销摘要

引脚名称

X

IN

V

DD

VCXO

V

SS

CLKA

CLKB

CLKC

X

OUT[2]

1

2

3

4

5

6

7

8

引脚数

参考晶振输入

电源

输入模拟控制VCXO

地

54 - MHz时钟输出

13.5 MHz的时钟输出

27 MHz的时钟输出

参考晶体输出

引脚说明

可牵引水晶规格

[1]

参数

F

喃

C

LNOM

R

1

R

3

/R

1

DL

F

3SEPHI

F

3SEPLO

C

0

C

0/

C

1

C

1

描述

标称晶振频率

额定负载电容

等效串联电阻（ESR ）

基本模式

第三泛音模式的ESR比丰达比例使用，因为典型的

1

心智模式ESR

值比小得多

最高规格。

晶振驱动电平

从3 * F三次泛音分离

喃

从3 * F三次泛音分离

喃

水晶并联电容

分流比为动态电容

水晶动态电容

任何外部串联电阻AS-i

SUMED

HIGH SIDE

LOW SIDE

条件

并联谐振，基波

心智模式， AT切割

分钟。

–

–

–

3

典型值。

13.5

14

–

–

MAX 。 UNIT

–

–

25

–

兆赫

pF

–

300

–

–

180

14.4

0.5

–

–

–

–

18

2.0

–

7

250

21.6

mW

PPM

pF

pF

-150 PPM

注意：

1.晶体符合本规范包括： Ecliptek公司ECX - 5788-13.500M ， SIWARD XTL001050A - 13.5-14-400 ， Raltron A- 13.500-14 -CL ， PDI HA13500XFSA14XC 。

文件编号： 38-07227牧师* D

第2 6

CY2412

绝对最大条件

参数

V

DD

T

S

T

J

描述

电源电压

储存温度

数字输入

数字输出简称V

DD

静电放电

[3]

分钟。

–0.5

–65

–

V

SS

– 0.3

V

SS

– 0.3

2

马克斯。

7.0

125

125

V

DD

+ 0.3

V

DD

+ 0.3

单位

V

°C

°C

V

V

kV

结温

推荐工作条件

参数

V

DD

T

A

C

负载

f

REF

t

PU

描述

工作电压

环境温度

马克斯。负载电容

参考频率

上电时间为所有VDDS到达

最小额定电压（电源

坡道必须是单调）

0.05

13.5

500

分钟。

3.14

0

典型值。

3.3

马克斯。

3.47

70

15

单位

V

°C

pF

兆赫

ms

DC电气特性

参数

I

OH

I

OL

C

IN

I

IZ

f

ΔXO

V

VCXO

f

VBW

I

DD

描述

输出高电流

输出低电流

输入电容

输入漏电流

VCXO Pullability范围

VCXO输入范围

VCXO输入带宽

电源电流

核心和输出电流之和

+150

0

DC 200

35

V

DD

5

测试条件

V

OH

= V

DD

– 0.5, V

DD

= 3.3V

V

OL

= 0.5, V

DD

= 3.3V

分钟。

12

12

典型值。

24

24

7

马克斯。

单位

mA

mA

pF

A

PPM

V

千赫

mA

AC电气特性

参数

[4]

DC

ER

EF

t

9

t

10

描述

输出占空比

上升沿率

下降沿率

时钟抖动

PLL锁定时间

测试条件

占空比被定义

图1中，

Ⅴ的50％的

DD

时钟边沿速率，测得的20％至80％的

V的

DD,

C

负载

= 15 pF的。看

图2中。

输出时钟边沿速率，测量从80％到

Ⅴ的20％的

DD,

C

负载

= 15 pF的。看

图2中。

峰峰值周期抖动

分钟。

45

0.8

0.8

典型值。

50

1.4

1.4

100

200

3

马克斯。

55

单位

%

V / ns的

V / ns的

ps

ms

注意事项：

2.浮球X

OUT

如果X

IN

外部驱动。

3.额定十年。

4.未经100％测试。

文件编号： 38-07227牧师* D

第3页6

CY2412

t1

t2

CLK

50%

50%

图1.占空比的定义; DC = T2 / T1

t3

80%

t4

CLK

20%

图2.上升和下降时间的定义： ER = 0.6× VDD / T3 ， EF = 0.6× VDD / T4

测试电路

V

DD

0.1

F

输出

CLK出

C

负载

GND

订购信息

订购代码

CY2412SC-1

CY2412SC-1T

CY2412SC-3

CY2412SC-3T

LEAD -FREE

CY2412SXC-1

CY2412SXC-1T

CY2412SXC-3

CY2412SXC-3T

8引脚SOIC

8引脚SOIC-磁带和卷轴

8引脚SOIC

8引脚SOIC-磁带和卷轴

广告

广告

广告

广告

3.3V

3.3V

3.3V

3.3V

8引脚SOIC

8引脚SOIC-磁带和卷轴

8引脚SOIC

8引脚SOIC-磁带和卷轴

套餐类型

工作范围

广告

广告

广告

广告

工作电压

3.3V

3.3V

3.3V

3.3V

文件编号： 38-07227牧师* D

第4 6

CY2412

包图

8引脚（ 150 mil）的SOIC S08

8引脚（ 150 mil）的SOIC S8

引脚1号

4

1

1.尺寸以英寸[MM ] MIN 。

马克斯。

2. PIN 1 ID是可选的，

ROUND单引线框架

矩形矩阵引线框架

3.参考JEDEC MS- 012

0.230[5.842]

0.244[6.197]

0.150[3.810]

0.157[3.987]

4.包装重量0.07gms

产品编号

S08.15标准PKG 。

SZ08.15 LEAD FREE PKG 。

5

8

0.189[4.800]

0.196[4.978]

飞机座位

0.010[0.254]

0.016[0.406]

X 45°

0.061[1.549]

0.068[1.727]

0.004[0.102]

0.050[1.270]

BSC

0.004[0.102]

0.0098[0.249]

0°~8°

0.016[0.406]

0.035[0.889]

0.0075[0.190]

0.0098[0.249]

51-85066-*C

0.0138[0.350]

0.0192[0.487]

所有产品和公司名称本文档中提及的可能是其各自所有者的商标。

文件编号： 38-07227牧师* D

分页： 5 6

赛普拉斯半导体公司， 2004年是本报告所载的资料如有更改，恕不另行通知。赛普拉斯半导体公司对使用任何责任

比电路体现在赛普拉斯产品以外的任何电路。它也没有传达或暗示根据专利或其他权利的任何许可。赛普拉斯产品不保证，也不打算成为

用于医疗，生命支持，救生，关键控制或安全应用程序，除非根据与赛普拉斯签订明确的书面协议。此外，赛普拉斯不授权将其

产品用作生命支持系统故障或故障可合理地预期会导致显著的伤害到用户的关键组成部分。赛普拉斯的

产品用于生命支持系统中，则表示制造商应承担因使用的所有风险，并赔偿赛普拉斯由此产生的一切费用。