CY2410

MPEG时钟发生器与VCXO

特点

集成的锁相环（ PLL ）

低抖动，高精度输出

VCXO模拟调整

3.3V工作电压

兼容MK3727 （ -1 ， -4，-5 ， -6 ， -7 ）

用于多种设计应用程序兼容性

启用兼容性设计

高级功能

串行编程接口（ CY2410-3只）

更低的驱动强度设置（ CY2410-4 ， -6 ）

匹配非线性MK3727A VCXO控制曲线（ -5，-6 ）

匹配非线性MK3727C VCXO控制曲线（ -7 ）

好处

最高性能的PLL专为多媒体应用

系统蒸发散

符合复杂系统的关键时序要求

设计

大± 150 ppm范围内，更好的线性度

部分

数

CY2410–1

CY2410–3

CY2410–4

CY2410–5

CY2410–6

CY2410–7

输出

1

1

1

1

1

1

输入频率范围

好处

数字VCXO控制

电磁干扰（ EMI）降低为标准

合规

第二个来源，现有的设计

产量

频率

VCXO控制

曲线

其他特点

兼容MK3727

串行编程接口

同CY2410-1除

较低的驱动强度设置

比赛MK3727A非线性

VCXO控制曲线

同CY2410-5除

较低的驱动强度

比赛MK3727C非线性

VCXO控制曲线

每27 MHz的线性1份13.5 MHz的可牵引晶振输入

赛普拉斯规格

每27 MHz的线性1份13.5 MHz的可牵引晶振输入

赛普拉斯规格

每27 MHz的线性1份13.5 MHz的可牵引晶振输入

赛普拉斯规格

每27 MHz的非线性1份13.5 MHz的可牵引晶振输入

赛普拉斯规格

每27 MHz的非线性1份13.5 MHz的可牵引晶振输入

赛普拉斯规格

每27 MHz的非线性1份13.5 MHz的可牵引晶振输入

赛普拉斯规格

CY2410-1 ，-4，-5 ， -6，-7逻辑框图

13.5 XIN

XOUT

13.5 XIN

OSC

XOUT

Q

Φ

VCO

P

VCXO

产量

分频器

27兆赫

CY2410-3逻辑框图

OSC

Q

Φ

VCO

P

产量

分频器

27兆赫

PLL

PLL

SCLK

VDD

VSS

SDAT

数字VCXO

串行

程序设计

接口

VDD

VSS

销刀豆网络gurations

CY2410–1,–4,–5,–6,–7

8引脚SOIC

XIN

VDD

VCXO

VSS

1

2

3

4

8

7

6

5

XOUT

NC或VSS

NC或VDD

27兆赫

XIN

VDD

SDAT

VSS

CY2410–3

8引脚SOIC

1

2

3

4

8

7

6

5

XOUT

NC或VSS

27兆赫

SCLK

赛普拉斯半导体公司

文件编号： 38-07317牧师* D

3901北一街

圣荷西

,

CA 95134

408-943-2600

修订后的2003年12月11日

CY2410

引脚描述为CY2410-1 ，-4，-5 ， -6，-7

名字

X

IN

V

DD

V

CXO

V

SS

27兆赫

NC / V

DD

NC / V

SS

X

OUT[1]

1

2

3

4

5

6

7

8

引脚数

参考晶振输入

电源

输入的模拟控制V

CXO

地

27 MHz的时钟输出

没有连接或电源电压

没有连接或接地

参考晶体输出

描述

引脚说明的CY2410-3

名字

X

IN

V

DD

SDAT

V

SS

SCLK

27兆赫

NC / V

SS

X

OUT

[1]

引脚数

1

2

3

4

5

6

7

8

参考晶振输入

电源

描述

串行数据输入DCXO控制

地

串行时钟输入DCXO控制

27 MHz的时钟输出

没有连接或接地

参考晶体输出

可牵引水晶规格

[2]

参数

F

喃

C

LNOM

R

1

R

3

/R

1

描述

标称晶振频率

额定负载电容

等效串联电阻（ESR ）

基本模式

第三泛音模式的ESR比fundamen-比例使用，因为典型的

TAL模式ESR

R

1

值少得多

比最高规格。

晶振驱动电平

从3 * F三次泛音分离

喃

从3 * F三次泛音分离

喃

水晶并联电容

分流比为动态电容

水晶动态电容

无需外部串联电阻

假定

HIGH SIDE

LOW SIDE

条件

并联谐振，基波

心智模式， AT切割

分钟。

–

–

–

3

典型值。

13.5

14

–

–

马克斯。

–

–

25

–

单位

兆赫

pF

DL

F

3SEPHI

F

3SEPLO

C

0

C

0

/C

1

C

1

–

300

–

–

180

14.4

0.5

–

–

–

–

18

2.0

–

–150

7

250

21.6

mW

PPM

PPM

pF

pF

注意事项：

1.浮动X

OUT

如果X

IN

外部驱动。

2.晶体符合本规范包括： Ecliptek公司ECX - 5788-13.500M ， SIWARD XTL001050A - 13.5-14-400 ， Raltron A- 13.500-14 -CL ， PDI HA13500XFSA14XC 。

文件编号： 38-07317牧师* D

第2 7

CY2410

Se

里亚尔可编程接口协议

该CY2410-3利用一个两线接口SDAT和SCLK

工作频率高达400千比特/秒，读取或写入模式。该

基本写串行格式如下：起始位; 7位器件

地址（DA ） ; R / W位;从时钟确认（ACK） ; 8位

内存地址（ MA） ; ACK ; 8位数据; ACK ;在8位数据

MA +如果需要1 ; ACK ;在MA + 2的8位数据; ACK ;等等，直到停止

位，如图

图1 。

SDA写

1-bit

1位从

R / W = 0的ACK

7-bit

设备

地址

启动信号

1-bit

SLAVE

确认

1-bit

SLAVE

确认

数据有效

过渡

到下位

SDAT

t

DH

SCLK

V

IH

V

IL

CLK

高

t

SU

8-bit

8-bit

注册注册

数据

地址

停止信号

CLK

低

图2.数据有效，数据转换周期

图1.数据帧结构

数据有效

数据有效时，时钟为高，并且可能仅跃迁

当在时钟为低时，如图tioned

图2中。

SDAT

SCLK

数据帧

每一个新的数据帧是由一个起动指示和停止

序，如图

网络连接gure 3 。

开始

过渡

到下位

停止

启动顺序

一开始帧由SDAT变低时， SCLK为表示

HIGH 。每当一个启动信号给定的，下一个8位数据

必须是设备地址（ 7位）和R / W位（ 0为写） ，

接着寄存器地址（8位）和数据寄存器（8位） 。

SEE

网络连接gure 3 。

图3.启动和停止帧

t1

t2

CLK

50%

50%

停止顺序

止损帧由SDAT变为高电平时， SCLK为表示

高。一个停止帧释放总线写入到另一部分上

在同一总线或文字到另一个随机寄存器

地址。看

网络连接gure 3 。

图4.占空比的定义; DC = T2 / T1

t3

80%

CLK

20%

t4

应答脉冲

在写入模式下， CY2410-3将响应一个ACK

每8位之后的脉冲。这是通过拉动完成

在第八位之后的下一个时钟周期SDAT线为低电平

被移入。

设备地址

7位器件地址为1101001 。

图5.上升和下降时间的定义： ER = 0.6×

VDD / T3 ， EF = 0.6× VDD / T4

注册地址

8位地址寄存器的VCXO是00010011 。

注册资料

该寄存器的数据可以00H - FFH之间的任意值。正如你

增加该值，在X的电容

IN

和X

OUT

引脚

会增加，从而降低了频率的xtal 。

文件编号： 38-07317牧师* D

第3页7

CY2410

绝对最大条件

参数

V

DD

T

S

T

J

电源电压

存储

温度

[3]

结温

数字输入

数字输出简称V

DD

静电放电

描述

分钟。

–0.5

–65

–

V

SS

– 0.3

V

SS

– 0.3

2000

马克斯。

7.0

125

125

V

DD

+ 0.3

V

DD

+ 0.3

单位

V

°C

°C

V

V

V

推荐工作条件

参数

V

DD

T

A

C

负载

f

REF

t

PU

描述

工作电压

环境温度

马克斯。负载电容

参考频率

上电时间为V

DD

达到最低试样

田间电压

（功率坡道必须是单调）

分钟。

3.135

0

–

–

0.05

典型值。

3.3

–

–

13.5

–

马克斯。

3.465

70

15

–

500

单位

V

°C

pF

兆赫

ms

DC电气规格

参数

I

OH

I

OL

I

OH

I

OL

C

IN

I

IZ

f

ΔXO

V

VCXO

I

VDD

名字

输出大电流-1,3,5,7

输出低电流-1,3,5,7

输出大电流-4,6-

输出低电流-4,6-

输入电容

输入漏电流

V

CXO

pullability范围：-1 ，-3，-4 ，-5，-6

V

CXO

pullability范围： -7

V

CXO

输入范围

电源电流

描述

V

OH

= V

DD

– 0.5, V

DD

= 3.3V

V

OL

= 0.5, V

DD

= 3.3V

V

OH

= V

DD

– 0.5, V

DD

= 3.3V

V

OL

= 0.5, V

DD

= 3.3V

分钟。

12

12

6

6

–

–

+150

+115

0

–

典型值。

24

24

18

18

–

5

–

–

–

30

马克斯。

–

–

–

–

7

–

–

–

V

DD

35

单位

mA

mA

mA

mA

pF

A

PPM

PPM

V

mA

AC电气规格（V

DD

= 3.3V)

[4]

参数

[4]

DC

ER

OR

ER

OF

ER

OR

ER

OF

t

9

t

9

t

10

名字

输出占空比

描述

占空比被定义

图4中，

Ⅴ的50％的

DD

分钟。

45

0.8

0.8

0.7

0.7

–

–

–

典型值。

50

1.4

1.4

1.1

1.1

140

150

–

马克斯。

55

–

–

–

–

–

–

3

单位

%

V / ns的

V / ns的

V / ns的

V / ns的

ps

ps

ms

上升沿率-1 ， -3 ， -5 ， -7输出时钟边沿速率，从20％实测

到80 ％的V

DD

， CLOAD = 15 pF的见

图5中。

下降沿率-1 ， -3 ， -5 ， -7输出时钟边沿速率， 80 ％的测量

到V 20％

DD

， CLOAD = 15 pF的见

图5中。

上升沿率-4 ， -6

下降沿率-4 ， -6

时钟抖动-1， -3，-5 ，-7

时钟抖动-4，-6

PLL锁定时间

输出时钟边沿速率，从20％实测

到80 ％的V

DD

， CLOAD = 15 pF的见

图5中。

输出时钟边沿速率， 80 ％的测量

到V 20％

DD

， CLOAD = 15 pF的见

图5中。

峰 - 峰值周期抖动

峰 - 峰值周期抖动

注意事项：

3.额定十年。

4.未经100％测试。

文件编号： 38-07317牧师* D

第4 7

CY2410

串行编程接口时序规范

参数

f

SCL

CLK

低

CLK

高

t

SU

t

DH

SCLK的频率

启动模式时SDAT从低到SCLK低

SCLK低电平时间

SCLK高发期

数据转换到SCLK高

数据保持（ SCLK低到数据转换）

SCLK的上升和SDAT时间

秋季SCLK和SDAT时间

停止模式时，从SCLK高到SDA高

停止模式启动模式

0.6

1.3

0.6

1.3

0.6

100

0

300

300

描述

分钟。

马克斯。

400

单位

千赫

S

S

S

ns

ns

ns

ns

s

s

测试和测量设置

V

DD

0.1

F

输出

CLK出

C

负载

GND

订购信息

订购代码

CY2410SC–1

CY2410SC–1T

CY2410SC–3

CY2410SC–3T

CY2410SC–4

CY2410SC–4T

CY2410SC–5

CY2410SC–5T

CY2410SC–6

CY2410SC–6T

CY2410SC–7

CY2410SC–7T

套餐类型

8引脚SOIC

8引脚SOIC - 磁带和卷轴

8引脚SOIC

8引脚SOIC - 磁带和卷轴

8引脚SOIC

8引脚SOIC - 磁带和卷轴

8引脚SOIC

8引脚SOIC - 磁带和卷轴

8引脚SOIC

8引脚SOIC - 磁带和卷轴

8引脚SOIC

8引脚SOIC - 磁带和卷轴

操作

范围

广告

广告

广告

广告

广告

广告

广告

广告

广告

广告

广告

广告

操作

电压

3.3V

3.3V

3.3V

3.3V

3.3V

3.3V

3.3V

3.3V

3.3V

3.3V

3.3V

3.3V

特点

线性VCXO控制曲线

线性VCXO控制曲线

数字VCXO控制

数字VCXO控制

较低的驱动强度（降低EMI）

较低的驱动强度（降低EMI）

匹配非线性MK3727A VCXO控制

曲线

匹配非线性MK3727A VCXO控制

曲线

CY2410-5较低的驱动强度版本

CY2410-5较低的驱动强度版本

比赛MK3727C非线性VCXO控制

曲线

比赛MK3727C非线性VCXO控制

曲线

文件编号： 38-07317牧师* D

第5页第7