CY23S08
3.3V零延迟缓冲器
特点
■
■
■
零输入输出传输延迟，可调电容
负载FBK输入
多种配置（见
表3
第3页）
多个低抖动输出
45 ps的典型输出，输出偏斜（ -1 ）
两家银行的四路输出，三stateable两个选择Input
看跌期权
10兆赫至140兆赫的工作范围
65 ps的典型的循环周期抖动（ -1 ， -1H ）
先进的0.65μ CMOS技术
节省空间的16引脚， 150密耳SOIC / TSSOP封装
3.3V操作
意识到传播
该CY23S08有两个库，每个四路输出，它可以是
通过选择输入来控制，如图中
表2
第3页如果
所有的输出时钟是不需要的，银行B可以是三态。
选择输入还允许输入时钟直接
施加于芯片和系统测试目的的输出。
该CY23S08 PLL进入省电状态，当没有
在REF输入的上升沿。在这种模式下，所有的输出都
三态并且PLL被关断，从而导致在小于
50
μA
的电流消耗。在PLL中两个额外的关闭
例中所示
表2
第3页。
多CY23S08设备接受相同的输入时钟和
在一个系统中分发。在这种情况下，之间的歪斜
两款器件的输出小于700 ps的。
该CY23S08有五种不同的配置，如
所示
表3
第3页上的CY23S08-1是基部，
其中输出频率等于参考，如果没有
计数器中的反馈路径。该CY23S08-1H是高驱动器
此设备上的版本的-1，并上升和下降时间是多少
速度更快。
该CY23S08-2能够获得2X和1X的用户
频率上的每个输出库。的确切配置和
输出频率取决于其输出驱动反馈
引脚。该CY23S08-2H是-2的高驱动版本，
此设备上的上升和下降时间要快得多。
该CY23S08-3能够获得4X和2X的用户
频率上的输出。
该CY23S08-4使得用户能够获得关于所有2X时钟
输出。因此，该部件是通用的，并且可以在各种使用
的应用程序。
■
■
■
■
■
■
功能说明
该CY23S08是设计用来分发3.3V零延迟缓冲器
在高速时钟PC，工作站，数据通信，电信，和
其它高性能应用。
该器件具有片上PLL用于锁定到输入时钟
呈现在REF引脚。 PLL反馈必须被驱动到
的FBK销，并从所述输出端中的一个获得的。该
输入到输出的传播延迟小于350 ps的，并
输出到输出偏斜小于250 ps的。
逻辑框图
/2
REF
PLL
MUX
FBK
CLKA1
CLKA2
CLKA3
额外的除法器（ -3 ， -4 ）
S2
S1
CLKA4
选择输入
解码
/2
CLKB1
CLKB2
CLKB3
额外的分频器（-2 ， -2H ，-3）
CLKB4
赛普拉斯半导体公司
文件编号： 38-07265牧师* H
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2008年11月3日
[+ ]反馈
CY23S08
引脚配置
图1. 16引脚SOIC封装
顶视图
REF
CLKA1
CLKA2
V
DD
GND
CLKB1
CLKB2
S2
1
2
3
4
5
6
7
8
16
15
SOIC
14
13
12
11
10
9
FBK
CLKA4
CLKA3
V
DD
GND
CLKB4
CLKB3
S1
表1.引脚定义 - 16引脚SOIC封装
针
信号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
REF
[2]
CLKA1
[3]
CLKA2
[3]
V
DD
GND
CLKB1
[3]
CLKB2
[3]
S2
[4]
S1
[4]
CLKB3
[3]
CLKB4
[3]
GND
V
DD
CLKA3
[3]
CLKA4
[3]
FBK
时钟输出， A银行
时钟输出， A银行
3.3V电源
地
时钟输出， B银行
时钟输出， B银行
选择输入， 2位
选择输入， 1位
时钟输出， B银行
时钟输出， B银行
地
3.3V电源
时钟输出， A银行
时钟输出， A银行
PLL反馈输入
描述
输入参考频率，可承受5V输入
笔记
1.输出相位是不确定的（从输入时钟0°或180 °）。如果相位完整性是必需的，使用CY23S08-2 。
2.弱上拉了下来。
3.弱上拉下来的所有输出。
4.弱上拉跌宕这些输入。
文件编号： 38-07265牧师* H
第10 2
[+ ]反馈
CY23S08
表2.选择输入解码
S2
0
0
1
1
设备
CY23S08–1
CY23S08–1H
CY23S08–2
CY23S08–2H
CY23S08–2
CY23S08–2H
CY23S08–3
CY23S08–3
CY23S08–4
S1
0
1
0
1
时钟A1A4
三态
驱动的
驱动的
驱动的
反馈
银行A或B银行
银行A或B银行
银行
银行
B组
B组
银行
B组
银行A或B银行
时钟B1B4
三态
三态
驱动的
驱动的
银行A频率
参考
参考
参考
参考
2 X参考
2 X参考
2 X参考
4×参考
2 X参考
输出源
PLL
PLL
参考
PLL
PLL关闭
Y
N
Y
N
B组频率
参考
参考
Reference/2
Reference/2
参考
参考
引用或参考
[1]
2 X参考
2 X参考
表3.可用CY23S08配置
意识到传播
设计了许多系统现在使用的扩频频率时序发生器（ SSFTG ）技术。赛普拉斯是一个
SSFTG发展的先驱，并设计了这款产品，以免滤除参考输入的扩频功能，
假设它的存在。当一个零延迟缓冲器不通过SS的特征，其结果是一个显著量跟踪歪斜的
这可能会导致在需要同步的系统的问题。
有关扩频时钟技术的详细信息，请参阅赛普拉斯的应用笔记
与EMI抑制技术
扩展频谱频率时序发生器（ SSFTG ）集成电路。
文件编号： 38-07265牧师* H
第10 3
[+ ]反馈
CY23S08
最大额定值
电源电压对地电位................- 0.5V至+ 7.0V
DC输入电压（参考文献除外） .............. -0.5V到V
DD
+ 0.5V
直流输入电压REF ........................................... -0.5到7V
存储温度................................. -65 ° C至+ 150°C
最大焊接温度（ 10秒） ........................ 260℃
结温................................................ 。 150℃
静电放电电压
（每MIL -STD -883方法3015 ） ............................. >2000V
工作条件CY23S08SC -XX商业温度装置
参数
[5]
V
DD
T
A
C
L
C
IN
电源电压
工作温度（环境温度）
负载电容，低于100 MHz的
负载电容，从100MHz到140MHz的
输入电容
[6]
描述
民
3.0
0
—
—
—
最大
3.6
70
30
15
7
单位
V
°C
pF
pF
pF
电气特性CY23S08SC -XX商业温度装置
参数
V
IL
V
IH
I
IL
I
IH
V
OL
V
OH
I
DD
（ PD模式）
I
DD
描述
输入低电压
输入高电压
输入低电平电流
输入高电流
输出低电压
[7]
输出高电压
[7]
V
IN
= 0V
V
IN
= V
DD
I
OL
= 8毫安（ -1，-2 ，-3，-4 ）
I
OL
= 12 MA（ -1H ， -2H ）
I
OH
= -8毫安（ -1，-2 ，-3，-4 ）
I
OH
= -12毫安（ -1H ， -2H ）
空载输出， 100 MHz的REF ，
在V选择输入
DD
或GND
空载输出， 66 - MHz的REF
(–1,–2,–3,–4)
空载输出， 33 - MHz的REF
(–1,–2,–3,–4)
测试条件
民
—
2.0
—
—
—
2.4
—
—
—
—
—
最大
0.8
—
50.0
100.0
0.4
—
12.0
45.0
70.0
(–1H, –2H)
32.0
18.0
单位
V
V
μA
μA
V
V
μA
mA
mA
mA
mA
掉电电源电流REF = 0兆赫
电源电流
开关特性的CY23S08SC -XX商业温度装置
参数
[8]
t1
t1
t1
t1
t1
名字
输出频率
输出频率
输出频率
输出频率
输出频率
占空比
[7]
= t
2
÷
t
1
(–1,–2,–3,–4,–1H, -2H)
占空比
[7]
= t
2
÷
t
1
(–1,–2,–3,–4,–1H, -2H)
测试条件
30 pF负载，-1， -1H ，-2，-3的设备
30 pF负载， -4设备
20 pF负载， -1H设备
15 pF负载，-1， -2，-3，设备
15 pF负载， -4设备
测量V
DD
/2, F
OUT
66.66 MHz的
30 pF负载
测量V
DD
/2, F
OUT
<66.66兆赫
15 pF负载
民
10
15
10
10
15
40.0
45.0
典型值。
—
—
—
—
—
50.0
50.0
最大
100
100
133.3
140.0
140.0
60.0
55.0
单位
兆赫
兆赫
兆赫
兆赫
兆赫
%
%
笔记
5.多电源：在任何输入或IO引脚上的电压不能超过上电时的电源引脚。电源排序不是必需的。
6.同时适用于参考时钟和FBK 。
7.参数是通过设计和特性保证。不是100 ％生产测试。
8.所有参数都指定了加载输出。
文件编号： 38-07265牧师* H
第10 4
[+ ]反馈
CY23S08
开关特性的CY23S08SC -XX商业温度装置
（续）
参数
[8]
t3
t3
t3
t
4
t
4
t
4
t
5
名字
测试条件
民
—
—
—
—
—
—
典型值。
—
—
—
—
—
—
45
—
105
最大
2.20
1.50
1.50
2.20
1.50
1.25
200
150
单位
ns
ns
ns
ns
ns
ns
ps
ps
上升时间
[7]
（ -1，-2 ，-3，-4 ）测量0.8V和2.0V ， 30 pF的间
负载
上升时间
[7]
（ -1，-2 ，-3，-4 ）测量0.8V和2.0V ， 15 pF的间
负载
上升时间
[7]
(–1H, -2H)
测量0.8V和2.0V ， 30 - pF的间
负载
下降时间
[7]
（ -1，-2 ，-3，-4 ）测量0.8V和2.0V ， 30 pF的间
负载
下降时间
[7]
（ -1，-2 ，-3，-4 ）测量0.8V和2.0V ， 15 pF的间
负载
下降时间
[7]
(–1H, 2H)
输出到输出偏斜上
同一银行（ -1 ）
[7]
输出到输出偏斜上
同一家银行
(–1H,–2,–2H,–3)
[7]
输出到输出偏斜上
同一银行（ -4 ）
[7]
输出到输出偏斜
(–1H, -2H)
输出银行A到输出
存储体B偏斜（-1 ，-2，-3 ）
输出银行A到输出
B银行歪斜（ -4 ）
输出银行A到输出
B银行歪斜（ -1H ）
测量0.8V和2.0V ， 30 - pF的间
负载
所有输出同样装
所有输出同样装
所有输出同样装
所有输出同样装
所有输出同样装
所有输出同样装
所有输出同样装
—
—
—
—
—
–250
—
1
—
—
—
—
—
70
—
—
—
—
—
—
—
65
85
—
—
—
100
200
300
215
250
+275
700
ps
ps
ps
ps
ps
ps
ps
V / ns的
t
6
t
7
t
8
t
J
延迟，楼盘上升沿测量V
DD
/2
FBK上升沿
[7]
设备到设备斜
[7]
输出压摆率
[7]
循环周期抖动
[7]
(–1, –1H)
循环周期抖动
[7]
(–2)
循环周期抖动
[7]
(–2)
测量V
DD
/ 2的FBK销
器件
测量0.8V和2.0V之间的-1H ，
使用测试电路＃ 2 -2H设备
测得66.67兆赫，输出装， 15 ，
30 pF的负载： 133兆赫， 15 pF负载
测得66.67兆赫，输出装，
15 pF负载
测得66.67兆赫，输出装，
30 pF负载
测得66.67兆赫，输出装
15 ， 30 pF的负载
稳定的电力供应，有效时钟介绍
在REF和FBK引脚
125
300
400
200
1.0
ps
ps
ps
ps
ms
t
J
t
LOCK
循环周期抖动
[7]
(–3,–4)
PLL锁定时间
[7]
文件编号： 38-07265牧师* H
第10个5
[+ ]反馈
CY23S08
3.3V零延迟缓冲器
特点
■
■
■
零输入输出传输延迟，可调电容
负载FBK输入
多种配置（见
表3
第3页）
多个低抖动输出
45 ps的典型输出，输出偏斜（ -1 ）
两家银行的四路输出，三stateable两个选择
输入
10兆赫至140兆赫的工作范围
65 ps的典型的循环周期抖动（ -1 ， -1H ）
先进的0.65
μm
CMOS技术
节省空间的16引脚SOIC和TSSOP封装
3.3V操作
意识到传播
该CY23S08有两个库，每个四路输出，它可以是
通过选择输入来控制，如图中
表2
第3页如果
所有的输出时钟是不需要的，银行B可以是三态。
选择输入还允许输入时钟直接
施加于芯片和系统测试目的的输出。
该CY23S08 PLL进入省电状态，当没有
在REF输入的上升沿。在这种模式下，所有的输出都
三态并且PLL被关断，从而导致在小于
50
μA
的电流消耗。在PLL中两个额外的关闭
例中所示
表2
第3页。
多CY23S08设备接受相同的输入时钟和
在一个系统中分发。在这种情况下，之间的歪斜
两款器件的输出小于700 ps的。
该CY23S08有五种不同的配置，如
所示
表3
第3页上的CY23S08-1是基部，
其中输出频率等于参考，如果没有
计数器中的反馈路径。该CY23S08-1H是高驱动器
此设备上的版本的-1，并上升和下降时间是多少
速度更快。
该CY23S08-2能够获得2X和1X的用户
频率上的每个输出库。的确切配置和
输出频率取决于其输出驱动反馈
引脚。该CY23S08-2H是-2的高驱动版本，
此设备上的上升和下降时间要快得多。
该CY23S08-3能够获得4X和2X的用户
频率上的输出。
该CY23S08-4使得用户能够获得关于所有2X时钟
输出。因此，该部件是通用的，并且可以在各种使用
的应用程序。
■
■
■
■
■
■
功能说明
该CY23S08是设计用来分发3.3V零延迟缓冲器
在高速时钟PC，工作站，数据通信，电信，和
其它高性能应用。
该器件具有片上PLL用于锁定到输入时钟
呈现在REF引脚。 PLL反馈必须被驱动到
的FBK销，并从所述输出端中的一个获得的。该
输入到输出的传播延迟小于350 ps的，并
输出到输出偏斜小于250 ps的。
逻辑框图
/2
REF
PLL
MUX
FBK
CLKA1
CLKA2
CLKA3
额外的除法器（ -3 ， -4 ）
S2
S1
CLKA4
选择输入
解码
/2
CLKB1
CLKB2
CLKB3
额外的分频器（-2 ， -2H ，-3）
CLKB4
赛普拉斯半导体公司
文件编号： 38-07265牧师* I
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2009年2月16日
[+ ]反馈
CY23S08
表2.选择输入解码
S2
0
0
1
1
S1
0
1
0
1
时钟A1A4
三态
驱动的
驱动的
驱动的
时钟B1B4
三态
三态
驱动的
驱动的
输出源
PLL
PLL
参考
PLL
PLL关闭
Y
N
Y
N
表3.可用CY23S08配置
设备
CY23S08–1
CY23S08–1H
CY23S08–2
CY23S08–2H
CY23S08–2
CY23S08–2H
CY23S08–3
CY23S08–3
CY23S08–4
反馈
银行A或B银行
银行A或B银行
银行
银行
B组
B组
银行
B组
银行A或B银行
银行A频率
参考
参考
参考
参考
2 X参考
2 X参考
2 X参考
4×参考
2 X参考
参考
参考
Reference/2
Reference/2
参考
参考
引用或参考
[4]
2 X参考
2 X参考
B组频率
意识到传播
设计了许多系统现在使用的扩频频率时序发生器（ SSFTG ）技术。赛普拉斯是一个
SSFTG发展的先驱，并设计了这款产品，以免滤除参考输入的扩频功能，
假设它的存在。当一个零延迟缓冲器不通过SS的特征，其结果是一个显著量跟踪歪斜的
这可能会导致在需要同步的系统的问题。
有关扩频时钟技术的详细信息，请参阅赛普拉斯的应用笔记
与EMI抑制技术
扩展频谱频率时序发生器（ SSFTG ）集成电路。
记
4.输出相位是不确定的（从输入时钟0°或180 °）。如果相位完整性是必需的，使用CY23S08-2 。
文件编号： 38-07265牧师* I
第11 3
[+ ]反馈
CY23S08
最大额定值
电源电压对地电位................- 0.5V至+ 7.0V
DC输入电压（参考文献除外） .............. -0.5V到V
DD
+ 0.5V
直流输入电压REF ........................................... -0.5到7V
存储温度................................. -65 ° C至+ 150°C
最大焊接温度（ 10秒） ........................ 260℃
结温................................................ 。 150℃
静电放电电压
（每MIL -STD -883方法3015 ） ............................. >2000V
工作条件CY23S08SC -XX商业温度装置
参数
[5]
V
DD
T
A
C
L
C
IN
电源电压
工作温度（环境温度）
负载电容，低于100 MHz的
负载电容，从100MHz到140MHz的
输入电容
[6]
描述
民
3.0
0
—
—
—
最大
3.6
70
30
15
7
单位
V
°C
pF
pF
pF
电气特性CY23S08SC -XX商业温度装置
参数
V
IL
V
IH
I
IL
I
IH
V
OL
V
OH
描述
输入低电压
输入高电压
输入低电平电流
输入高电流
输出低电压
[7]
输出高电压
[7]
V
IN
= 0V
V
IN
= V
DD
I
OL
= 8毫安（ -1，-2 ，-3，-4 ）
I
OL
= 12 MA（ -1H ， -2H ）
I
OH
= -8毫安（ -1，-2 ，-3，-4 ）
I
OH
= -12毫安（ -1H ， -2H ）
REF = 0兆赫
空载输出， 100MHz的楼盘中，选择
输入在V
DD
或GND
空载输出， 66 MHz的REF
(–1,–2,–3,–4)
空载输出， 33 MHz的REF
(–1,–2,–3,–4)
测试条件
民
—
2.0
—
—
—
2.4
—
—
—
—
—
最大
0.8
—
50.0
100.0
0.4
—
12.0
45.0
70.0
(–1H, –2H)
32.0
18.0
单位
V
V
μA
μA
V
V
μA
mA
mA
mA
mA
I
DD
（ PD模式）掉电电源电流
I
DD
电源电流
开关特性的CY23S08SC -XX商业温度装置
参数
[8]
t1
t1
t1
t1
t1
名字
输出频率
输出频率
输出频率
输出频率
输出频率
占空比
[7]
= t
2
÷
t
1
(–1,–2,–3,–4,–1H, -2H)
占空比
[7]
= t
2
÷
t
1
(–1,–2,–3,–4,–1H, -2H)
测试条件
30 pF负载，-1， -1H ，-2，-3的设备
30 pF负载， -4设备
20 pF负载， -1H设备
15 pF负载，-1， -2，-3，设备
15 pF负载， -4设备
测量V
DD
/2, F
OUT
66.66 MHz的
30 pF负载
测量V
DD
/2, F
OUT
<66.66兆赫
15 pF负载
民
10
15
10
10
15
40.0
45.0
典型值。
—
—
—
—
—
50.0
50.0
最大
100
100
133.3
140.0
140.0
60.0
55.0
单位
兆赫
兆赫
兆赫
兆赫
兆赫
%
%
笔记
5.多电源：在任何输入或IO引脚上的电压不能超过上电时的电源引脚。电源排序不是必需的。
6.同时适用于参考时钟和FBK 。
7.参数是通过设计和特性保证。不是100 ％生产测试。
8.所有参数都指定了加载输出。
文件编号： 38-07265牧师* I
第11 4
[+ ]反馈
CY23S08
开关特性的CY23S08SC -XX商业温度装置
（续）
参数
[8]
t3
t3
t3
t
4
t
4
t
4
t
5
名字
测试条件
民
—
—
—
—
—
—
典型值。
—
—
—
—
—
—
45
—
105
最大
2.20
1.50
1.50
2.20
1.50
1.25
200
150
单位
ns
ns
ns
ns
ns
ns
ps
ps
上升时间
[7]
（ -1，-2 ，-3，-4 ）测量0.8V和2.0V ， 30 pF的间
负载
上升时间
[7]
（ -1，-2 ，-3，-4 ）测量0.8V和2.0V ， 15 pF的间
负载
上升时间
[7]
(–1H, -2H)
测量0.8V和2.0V ， 30 pF的间
负载
下降时间
[7]
（ -1，-2 ，-3，-4 ）测量0.8V和2.0V ， 30 pF的间
负载
下降时间
[7]
（ -1，-2 ，-3，-4 ）测量0.8V和2.0V ， 15 pF的间
负载
下降时间
[7]
(–1H, 2H)
输出到输出偏斜上
同一银行（ -1 ）
[7]
输出到输出偏斜上
同一家银行
(–1H,–2,–2H,–3)
[7]
输出到输出偏斜上
同一银行（ -4 ）
[7]
输出到输出偏斜
(–1H, -2H)
输出银行A到输出
存储体B偏斜（-1 ，-2，-3 ）
输出银行A到输出
B银行歪斜（ -4 ）
输出银行A到输出
B银行歪斜（ -1H ）
测量0.8V和2.0V ， 30 pF的间
负载
所有输出同样装
所有输出同样装
所有输出同样装
所有输出同样装
所有输出同样装
所有输出同样装
所有输出同样装
—
—
—
—
—
–250
—
1
—
—
—
—
—
70
—
—
—
—
—
—
—
65
85
—
—
—
100
200
300
215
250
+275
700
ps
ps
ps
ps
ps
ps
ps
V / ns的
t
6
t
7
t
8
t
J
延迟，楼盘上升沿测量V
DD
/2
FBK上升沿
[7]
设备到设备斜
[7]
输出压摆率
[7]
循环周期抖动
[7]
(–1, –1H)
循环周期抖动
[7]
(–2)
循环周期抖动
[7]
(–2)
测量V
DD
/ 2的FBK销
器件
测量0.8V和2.0V之间的-1H ，
使用测试电路＃ 2 -2H设备
测得66.67兆赫，输出装， 15 ，
30 pF的负载： 133兆赫， 15 pF负载
测得66.67兆赫，输出装，
15 pF负载
测得66.67兆赫，输出装，
30 pF负载
测得66.67兆赫，输出装
15 ， 30 pF的负载
稳定的电力供应，有效时钟介绍
在REF和FBK引脚
125
300
400
200
1.0
ps
ps
ps
ps
ms
t
J
t
LOCK
循环周期抖动
[7]
(–3,–4)
PLL锁定时间
[7]
文件编号： 38-07265牧师* I
第11个5
[+ ]反馈
CY23S08
3.3V零延迟缓冲器
特点
■
■
■
零输入输出传输延迟，可调电容
负载FBK输入
多种配置，请参阅
表3
第3页上
多个低抖动输出
45 ps的典型输出，输出偏斜（ -1 ）
两家银行的四路输出，三stateable两个选择Input
看跌期权
10 MHz至133 MHz的工作范围
65 ps的典型的循环周期抖动（ -1 ， -1H ）
先进的0.65μ CMOS技术
节省空间的16引脚150密耳SOIC / TSSOP封装
3.3V操作
流传意识到
该CY23S08有两个库，每个四路输出，它可以是
通过选择输入来控制，如图中
表2
第3页如果
所有的输出时钟是不需要的，银行B可以是三态。
选择输入还允许输入时钟直接应用
为芯片和系统测试目的的输出。
该CY23S08 PLL进入省电状态，当没有
在REF输入的上升沿。在这种模式下，所有的输出都
三态并且PLL被关断，从而导致在小于
50
μA
的电流消耗。在PLL中两个额外的关闭
例中所示
表2
第3页。
多个CY23S08设备能够接受相同的输入时钟和
在一个系统中分发。在这种情况下，之间的歪斜
的两个设备输出被保证是小于700 ps的。
该CY23S08有五种不同的配置，如
所示
表3
第3页上的CY23S08-1是基部，
其中输出频率等于参考，如果没有
计数器中的反馈路径。该CY23S08-1H是高驱动器
此设备上的版本的-1，并上升和下降时间是多少
速度更快。
该CY23S08-2能够获得2X和1X的用户
频率上的每个输出库。的确切配置和
输出频率取决于其输出驱动反馈
引脚。该CY23S08-2H是-2的高驱动版本，并
此设备上的上升和下降时间要快得多。
该CY23S08-3能够获得4X和2X的用户
频率上的输出。
该CY23S08-4使得用户能够获得关于所有2X时钟
输出。因此，该部分是非常通用的，并且可以使用
在各种应用中。
■
■
■
■
■
■
功能说明
该CY23S08是设计用来分发3.3V零延迟缓冲器
在高速时钟PC，工作站，数据通信，电信，和
其它高性能应用。
该器件具有片上PLL用于锁定到输入时钟
呈现在REF引脚。 PLL反馈必须被驱动到
的FBK销，并且可以从输出中的一个来获得。该
输入到输出的传播延迟被保证是小于
350 ps的，并输出至输出歪斜保证是小于
250 ps的。
逻辑框图
/2
REF
PLL
MUX
FBK
CLKA1
CLKA2
CLKA3
额外的除法器（ -3 ， -4 ）
S2
S1
CLKA4
选择输入
解码
/2
CLKB1
CLKB2
CLKB3
额外的分频器（-2 ， -2H ，-3）
CLKB4
赛普拉斯半导体公司
文件编号： 38-07265牧师* G
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2007年9月5日
[+ ]反馈
CY23S08
引脚配置
图1.引脚图 - 16引脚SOIC封装
顶视图
REF
CLKA1
CLKA2
V
DD
GND
CLKB1
CLKB2
S2
1
2
3
4
5
6
7
8
16
15
14
SOIC
13
12
11
10
9
FBK
CLKA4
CLKA3
V
DD
GND
CLKB4
CLKB3
S1
表1.引脚定义 - 16引脚SOIC封装
针
信号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
REF
[2]
CLKA1
[3]
CLKA2
[3]
V
DD
GND
CLKB1
[3]
CLKB2
[3]
S2
[4]
S1
[4]
CLKB3
[3]
CLKB4
[3]
GND
V
DD
CLKA3
[3]
CLKA4
[3]
FBK
时钟输出， A银行
时钟输出， A银行
3.3V电源
地
时钟输出， B银行
时钟输出， B银行
选择输入， 2位
选择输入， 1位
时钟输出， B银行
时钟输出， B银行
地
3.3V电源
时钟输出， A银行
时钟输出， A银行
PLL反馈输入
描述
输入参考频率，可承受5V输入
笔记
1.输出相位是不确定的（从输入时钟0°或180 °）。如果相位完整性是必需的，使用CY23S08-2 。
2.弱上拉了下来。
3.弱上拉下来的所有输出。
4.弱上拉跌宕这些输入。
文件编号： 38-07265牧师* G
第10 2
[+ ]反馈
CY23S08
表2.选择输入解码
S2
0
0
1
1
S1
0
1
0
1
时钟A1A4
三态
驱动的
驱动的
驱动的
时钟B1B4
三态
三态
驱动的
驱动的
输出源
PLL
PLL
参考
PLL
PLL关闭
Y
N
Y
N
表3.可用CY23S08配置
设备
CY23S08–1
CY23S08–1H
CY23S08–2
CY23S08–2H
CY23S08–2
CY23S08–2H
CY23S08–3
CY23S08–3
CY23S08–4
反馈
银行A或B银行
银行A或B银行
银行
银行
B组
B组
银行
B组
银行A或B银行
银行A频率
参考
参考
参考
参考
2 X参考
2 X参考
2 X参考
4×参考
2 X参考
B组频率
参考
参考
Reference/2
Reference/2
参考
参考
引用或参考
[1]
2 X参考
2 X参考
意识到传播
许多系统正在设计，现在使用一种称为扩展频谱频率时序发生器技术。赛普拉斯已
1 SSFTG发展的先驱，我们设计了这款产品，以免过滤掉的扩频功能
参考输入，假设它的存在。当一个零延迟缓冲器的目的不是通过传递SS的特征，其结果是一个显著
跟踪偏离量可能导致在需要同步的系统的问题。
有关扩频时钟技术的详细信息，请参阅赛普拉斯的应用笔记
与EMI抑制技术
扩展频谱频率时序发生器（ SSFTG ）集成电路。
文件编号： 38-07265牧师* G
第10 3
[+ ]反馈
CY23S08
最大额定值
电源电压对地电位................- 0.5V至+ 7.0V
DC输入电压（参考文献除外） .............. -0.5V到V
DD
+ 0.5V
直流输入电压REF ........................................... -0.5到7V
存储温度................................. -65 ° C至+ 150°C
马克斯。焊接温度（ 10秒） ....................... 260℃
结温................................................ 。 150℃
静电放电电压
（每MIL -STD -883方法3015 ） ............................. >2000V
工作条件CY23S08SC -XX商业温度装置
参数
[5]
V
DD
T
A
C
L
C
IN
电源电压
工作温度（环境温度）
负载电容，低于100 MHz的
负载电容，从100 MHz到133 MHz的
输入电容
[6]
描述
民
3.0
0
—
—
—
最大
3.6
70
30
15
7
单位
V
°C
pF
pF
pF
电气特性CY23S08SC -XX商业温度装置
参数
V
IL
V
IH
I
IL
I
IH
V
OL
V
OH
I
DD
（ PD模式）
I
DD
描述
输入低电压
输入高电压
输入低电平电流
输入高电流
输出低电压
[7]
输出高电压
[7]
V
IN
= 0V
V
IN
= V
DD
I
OL
= 8毫安（ -1，-2 ，-3，-4 ）
I
OL
= 12 MA（ -1H ， -2H ）
I
OH
= -8毫安（ -1，-2 ，-3，-4 ）
I
OH
= -12毫安（ -1H ， -2H ）
空载输出， 100 MHz的REF ，
在V选择输入
DD
或GND
空载输出， 66 - MHz的REF
(–1,–2,–3,–4)
空载输出， 33 - MHz的REF
(–1,–2,–3,–4)
测试条件
民
—
2.0
—
—
—
2.4
—
—
—
—
—
最大
0.8
—
50.0
100.0
0.4
—
12.0
45.0
70.0
(–1H, –2H)
32.0
18.0
单位
V
V
μA
μA
V
V
μA
mA
mA
mA
mA
掉电电源电流REF = 0兆赫
电源电流
开关特性的CY23S08SC -XX商业温度装置
参数
[8]
t1
t1
t1
t1
t1
名字
输出频率
输出频率
输出频率
输出频率
输出频率
占空比
[7]
= t
2
÷
t
1
(–1,–2,–3,–4,–1H, -2H)
占空比
[7]
= t
2
÷
t
1
(–1,–2,–3,–4,–1H, -2H)
测试条件
30 pF负载，-1， -1H ，-2，-3的设备
30 pF负载， -4设备
20 pF负载， -1H设备
15 pF负载，-1， -2，-3，设备
15 pF负载， -4设备
测量V
DD
/2, F
OUT
66.66 MHz的
30 pF负载
测量V
DD
/2, F
OUT
<66.66兆赫
15 pF负载
民
10
15
10
10
15
40.0
45.0
典型值。
—
—
—
—
—
50.0
50.0
最大
100
100
133.3
140.0
140.0
60.0
55.0
单位
兆赫
兆赫
兆赫
兆赫
兆赫
%
%
笔记
5.多电源：在任何输入或IO引脚上的电压不能超过上电时的电源引脚。电源排序不是必需的。
6.同时适用于参考时钟和FBK 。
7.参数是通过设计和特性保证。不是100 ％生产测试。
8.所有参数都指定了加载输出。
文件编号： 38-07265牧师* G
第10 4
[+ ]反馈
CY23S08
开关特性的CY23S08SC -XX商业温度装置
（续）
参数
[8]
t3
t3
t3
t
4
t
4
t
4
t
5
名字
测试条件
民
—
—
—
—
—
—
典型值。
—
—
—
—
—
—
45
—
105
最大
2.20
1.50
1.50
2.20
1.50
1.25
200
150
单位
ns
ns
ns
ns
ns
ns
ps
ps
上升时间
[7]
（ -1，-2 ，-3，-4 ）测量0.8V和2.0V ， 30 pF的间
负载
上升时间
[7]
（ -1，-2 ，-3，-4 ）测量0.8V和2.0V ， 15 pF的间
负载
上升时间
[7]
(–1H, -2H)
测量0.8V和2.0V ， 30 - pF的间
负载
下降时间
[7]
（ -1，-2 ，-3，-4 ）测量0.8V和2.0V ， 30 pF的间
负载
下降时间
[7]
（ -1，-2 ，-3，-4 ）测量0.8V和2.0V ， 15 pF的间
负载
下降时间
[7]
(–1H, 2H)
输出到输出偏斜上
同一银行（ -1 ）
[7]
输出到输出偏斜上
同一家银行
(–1H,–2,–2H,–3)
[7]
输出到输出偏斜上
同一银行（ -4 ）
[7]
输出到输出偏斜
(–1H, -2H)
输出银行A到输出
存储体B偏斜（-1 ，-2，-3 ）
输出银行A到输出
B银行歪斜（ -4 ）
输出银行A到输出
B银行歪斜（ -1H ）
测量0.8V和2.0V ， 30 - pF的间
负载
所有输出同样装
所有输出同样装
所有输出同样装
所有输出同样装
所有输出同样装
所有输出同样装
所有输出同样装
—
—
—
—
—
–250
—
1
—
—
—
—
—
70
—
—
—
—
—
—
—
65
85
—
—
—
100
200
300
215
250
+275
700
ps
ps
ps
ps
ps
ps
ps
V / ns的
t
6
t
7
t
8
t
J
延迟，楼盘上升沿测量V
DD
/2
FBK上升沿
[7]
设备到设备斜
[7]
输出压摆率
[7]
循环周期抖动
[7]
(–1, –1H)
循环周期抖动
[7]
(–2)
循环周期抖动
[7]
(–2)
测量V
DD
/ 2的FBK销
器件
测量0.8V和2.0V之间的-1H ，
使用测试电路＃ 2 -2H设备
测得66.67兆赫，输出装， 15 ，
30 pF的负载： 133兆赫， 15 pF负载
测得66.67兆赫，输出装，
15 pF负载
测得66.67兆赫，输出装，
30 pF负载
测得66.67兆赫，输出装
15 ， 30 pF的负载
稳定的电力供应，有效时钟介绍
在REF和FBK引脚
125
300
400
200
1.0
ps
ps
ps
ps
ms
t
J
t
LOCK
循环周期抖动
[7]
(–3,–4)
PLL锁定时间
[7]
文件编号： 38-07265牧师* G
第10个5
[+ ]反馈
QQ：2881677436 复制
