CY23S02
流传意识到 ，倍频器和
零延迟缓冲器
特点
传播感知 -designed与SSFTG工作
参考信号
90PS典型抖动OUT2
200ps的典型抖动OUT1
65ps典型输出至输出偏斜
90PS典型传播延迟
电压范围： 3.3V ± 5 ％或5V ± 10 ％
输出频率范围： 20MHz的- 133MHz的
两个输出
配置选项允许各种乘法
基准频率，参考
表1
确定
满足您的乘积的具体选项
需求
采用8引脚SOIC封装
表1.配置选项
FBIN
OUT1
OUT1
OUT1
OUT1
OUT2
OUT2
OUT2
OUT2
FS0
0
1
0
1
0
1
0
1
FS1
0
0
1
1
0
0
1
1
OUT1
2× REF
4× REF
REF
8 X REF
4× REF
8 X REF
2× REF
16× REF
OUT2
REF
2× REF
REF/2
4× REF
2× REF
4× REF
REF
8 X REF
框图
FBIN
外部反馈连接
OUT1或OUT2 ，不能同时
引脚配置
FBIN
IN
GND
FS0
1
2
3
4
8
7
6
5
OUT2
VDD
OUT1
FS1
FS0
FS1
÷Q
IN
参考
输入
相
探测器
收费
泵
环
滤波器
产量
卜FF器
VCO
÷2
产量
卜FF器
OUT1
OUT2
赛普拉斯半导体公司
文件编号： 38-07155牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年6月7日
CY23S02
引脚德网络nitions
引脚名称
IN
FBIN
PIN号
2
1
针
TYPE
I
I
引脚说明
参考输入：
的输出信号将被同步到该信号。
反馈输入：
这个输入必须由输出端（ OUT1或OUT2 ）至1被馈送
确保功能正常。如果正在使用FBIN和输出引脚之间的走线
对于反馈是长度等于输出和信号之间的迹线目的地
国，则在目的地接收的信号将被同步到REF
信号输入端（IN ） 。
输出1 ：
通过该引脚提供的信号的频率是由确定的
连接到FBIN反馈信号，并将该FS0 ： 1输入端（见
表1）。
输出2 ：
通过该引脚提供的信号的频率为二分之一的频率的
的OUT1 。看
表1中。
电源连接：
连接到3.3V或5V 。该引脚应与被绕过
0.1μF的去耦电容。使用铁氧体磁珠，以帮助减少噪音以获得最佳的抖动
性能。
接地连接：
将所有的理由共同系统地平面。
功能选择输入：
连接到VDD （ HIGH ， 1 ）或GND （ LOW ， 0 ）按所需
表1中。
OUT1
OUT2
VDD
6
8
7
O
O
P
GND
FS0 ： 1
3
4, 5
P
I
概观
该CY23S02是双输出零延迟缓冲器和频率
乘数。它提供了一个外部反馈路径，允许
实现零延迟时最大的灵活性
功能。这是在该数据的各部分进一步说明
表题为“如何实现零延迟”和“插入
其他设备的反馈路径。 “
该CY23S02是赛普拉斯的引脚兼容升级
W42C70-01 。该CY23S02解决了一些应用程序
由经验丰富的老设备的用户相关的问题。
最重要的是，它解决了跟踪偏差的问题
诱导已扩频定时基准
它启用。
意识到传播
许多系统现在正在设计利用一种叫做技术
扩展频谱频率时序发生。赛普拉斯
一直SSFTG发展的先驱之一，我们
设计这个产品，以免过滤掉蔓延
参考输入的光谱特征，假设它的存在。
当一个零延迟缓冲器的目的不是通过频谱扩展
设有通，其结果是一个显著量的跟踪
偏斜可能会导致在系统中的问题，需要
同步。
有关扩频时钟技术的详细信息，
请参阅赛普拉斯应用笔记题为“ EMI
与扩频频抑制技术
定时发生器（ SSFTG ）芯片。 “
文件编号： 38-07155牧师* C
页面7 7 2
CY23S02
C
A
G
铁素体
珠子
V+
C8
G
电源连接
10 F
0.01 F
FBIN
IN
GND
FS0
1
2
3
G
输出2
8
7
6
5
V
DD
22
C9 = 0.1 μF
输出2
G
出1
22
FS1
输出1
4
图1.原理图/推荐布局
如何实现零延迟
通常，零延迟缓冲器（ ZDBs ）的使用，因为一
设计师想要提供的时钟信号的多个副本中
彼此同相。背后ZDBs的整个概念是，
在目的地芯片的信号都变为高电平的
同时输入到ZDB 。为了实现这一点，
布局必须补偿ZDB和之间的走线长度
的目标设备。的补偿方法进行说明
下文。
外部反馈是，允许该补偿的特点。
在ZDB锁相环将导致反馈信号是在
相位与基准信号。当铺设了板，
匹配被用于输出之间的走线长度
反馈和FBIN输入到PLL。
如果期望以添加一个小的延迟，或稍先于
输入信号，这也可能受到影响或者使
跟踪到FBIN引脚短一点或比长一点
走线的设备提供时钟。
到缓冲器和FBIN端子，所述信号之间的迹
在目的地的设备将在同一驱动为高电平
时间提供给ZDB参考时钟变为高电平。
同步ZDB的其它输出，从输出
中，ASIC /缓冲器是更复杂但如任何传播
延迟的ASIC /缓冲器必须考虑。
参考
信号
反馈
输入
零
延迟
卜FF器
ASIC /
卜FF器
A
图2.六个输出缓冲器的反馈路径
相位校准
的情况下OUT1的（即，较高的频率输出）是
连接到FBIN输入引脚的输出OUT2上升沿可能
可以是0或180°相位一致的IN输入波形（如
随机设定时输入和/或电力供给） 。如果
OUT2希望是上升沿对准到IN输入的
上升沿，然后连接OUT2 （即最低频率
输出）到FBIN销。这种设置提供了一个一致
输入输出的相位关系。
插入在反馈路径中其它设备
另一个不错的功能可由于外部反馈
同步信号，将其从信号到来的能力
其他一些设备。这种实现可以适用于任何
设备专用集成电路（ASIC ，多输出时钟缓冲器/驱动器等），其是
投入的反馈路径。
指
图2中，
如果ASIC /缓冲器的痕迹
和时钟信号（多个） （ A）的目标的长度相等
文件编号： 38-07155牧师* C
7 7页第3页
CY23S02
AC电气特性：
T
A
= 0 ° C至+ 70°C和-40°C至85°C ，V
DD
= 3.3V±5%
参数
f
IN
f
OUT
t
R
t
F
t
ICLKR
t
ICLKF
t
PD
t
DC
t
LOCK
t
JC
t
SKEW
t
PD
描述
输入频率
[1]
输出频率
输出上升时间
输出下降时间
输入时钟上升时间
[2]
输入时钟下降时间
[2]
FBIN至IN （参考输入）倾斜
[3, 4]
占空比
[5]
PLL锁定时间
抖动，周期到周期
[6]
输出输出扭曲
传播延迟
注5
电力供应稳定
OUT1
OUT2
—
—
—
–350
测试条件
OUT2 = REF
OUT1
0.8V至2.0V ， 15 - pF负载
2.0V至0.8V ， 15 - pF负载
分钟。
10
20
—
—
—
—
—
40
典型值。
—
—
—
—
—
—
—
50
—
200
90
65
90
马克斯。
133
133
3.5
2.5
10
10
300
60
1.0
300
300
250
350
单位
兆赫
兆赫
ns
ns
ns
ns
ps
%
ms
ps
ps
ps
ps
AC电气特性：
T
A
= 0 ° C至+ 70°C和-40°C至85°C ，V
DD
= 5V±10%
参数
f
IN
f
OUT
t
R
t
F
t
ICLKR
t
ICLKF
t
PD
t
D
t
LOCK
t
JC
t
SKEW
t
PD
描述
输入频率
[1]
输出频率
输出上升时间
输出下降时间
输入时钟上升时间
[2]
输入时钟下降时间
[2]
FBIN至IN （参考输入）倾斜
[3, 4]
占空比
[7, 8]
PLL锁定时间
抖动，周期到周期
[6]
输出输出扭曲
传播延迟
电力供应稳定
OUT1
OUT2
测试条件
OUT2 = REF
OUT1
0.8V至2.0V ， 15 - pF负载
2.0V至0.8V ， 15 - pF负载
分钟。
10
20
—
—
—
—
—
40
—
—
—
—
–350
典型值。
—
—
—
—
—
—
—
50
—
200
90
65
90
马克斯。
133
133
3.5
2.5
10
10
300
60
1.0
300
300
250
350
单位
兆赫
兆赫
ns
ns
ns
ns
ps
%
ms
ps
ps
ps
ps
订购信息
订购代码
CY23S02SI-1
CY23S02SI-1T
LEAD -FREE
CY23S02SXI-1
CY23S02SXI-1T
8引脚SOIC （ 150万）
8引脚SOIC （ 150万） - 磁带和卷轴
工业， -40 °至85°C
工业， -40 °至85°C
套餐类型
8引脚SOIC （ 150万）
8引脚SOIC （ 150万） - 磁带和卷轴
温度等级
工业， -40 °至85°C
工业， -40 °至85°C
注意事项：
1.输入频率由输出频率范围，并输入到输出频率倍增因子的限制（这是由电路结构决定） 。
2.输入较长的上升和下降时间会降低偏移和抖动性能。
3.所有的AC规格衡量一个50Ω传输线，负载端接50Ω至1.4V 。
4.倾斜的测量是在1.4V的上升沿。
5.占空比的测量是在1.4V 。
6.抖动测量的133 - MHz的信号1.4V ，低频率抖动= 350 ps的。
7.占空比的测量是在1.4V ， 120兆赫。
8.占空比为133 MHz，是35/65最坏的情况。
文件编号： 38-07155牧师* C
页面7 7 5
CY23S02
流传意识到 ，倍频器，
和零延迟缓冲器
特点
■
■
■
■
■
■
■
■
■
流传意识到 - 设计SSFTG参考工作
信号的
90 ps的典型抖动OUT2
200 ps的典型抖动OUT1
65 ps的典型输出至输出扭曲
90 ps的典型传播延迟
电压范围： 3.3 V± 5 ％ ，或5 V± 10 ％
输出频率范围： 20兆赫 - 133兆赫
两路输出
配置选项允许各种乘法
基准频率，参考
表1
确定
满足您的需求倍增的具体选项
采用8引脚SOIC封装
表1.配置选项
FBIN
OUT1
OUT1
OUT1
OUT1
OUT2
OUT2
OUT2
OUT2
FS0
0
1
0
1
0
1
0
1
FS1
0
0
1
1
0
0
1
1
OUT1
2× REF
4× REF
REF
8 X REF
4× REF
8 X REF
2× REF
16× REF
OUT2
REF
2× REF
REF/2
4× REF
2× REF
4× REF
REF
8 X REF
■
框图
FBIN
外部反馈连接
OUT1或OUT2 ，不能同时
引脚配置
FBIN
IN
GND
1
2
3
4
8
7
6
5
OUT2
VDD
OUT1
FS1
FS0
FS1
÷Q
FS0
IN
参考
输入
相
探测器
收费
泵
环
滤波器
产量
卜FF器
VCO
÷2
产量
卜FF器
OUT1
OUT2
赛普拉斯半导体公司
文件编号： 38-07155牧师* E
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年8月8日
CY23S02
引脚德网络nitions
引脚名称
IN
FBIN
PIN号
2
1
针
TYPE
I
I
引脚说明
参考输入：
的输出信号将被同步到该信号。
反馈输入：
这个输入必须通过输出中的一个（OUT1或OUT2） ，以确保被馈送
适当的功能。如果用于反馈FBIN和输出引脚之间的走线
是长度等于输出与信号目的地之间的迹线，则
接收的信号的目的地将被同步到REF信号输入端（IN ） 。
输出1 ：
通过该引脚提供的信号的频率是由反馈确定
信号连接到FBIN和FS0 ： 1输入（见
表1）。
输出2 ：
通过该引脚提供的信号的频率为二分之一的频率的
的OUT1 。看
表1中。
电源连接：
连接到3.3V或5V 。该引脚应使用0.1μF的旁路
去耦电容。使用铁氧体磁珠，以帮助减少噪音以获得最佳抖动perfor-
曼斯。
接地连接：
将所有的理由共同系统地平面。
功能选择输入：
连接到VDD （ HIGH ， 1 ）或GND （ LOW ， 0 ）按所需
表1中。
OUT1
OUT2
V
DD
6
8
7
O
O
P
GND
FS0 ： 1
3
4, 5
P
I
概观
该CY23S02是双输出零延迟缓冲器和频率
乘数。它提供了一个外部反馈路径，允许
最大的灵活性，实现零延迟功能时。
这本数据手册的标题为部分进一步解释
“如何实现零延迟”，并在“插入其它设备
反馈路径。 “
该CY23S02是赛普拉斯的引脚兼容升级
W42C70-01 。该CY23S02解决了一些应用程序
由经验丰富的老设备的用户相关的问题。
最重要的是，它解决了跟踪偏差的问题
诱导已扩频定时基准
它启用。
意识到传播
许多系统现在正在设计利用一种叫做技术
扩展频谱频率时序发生。赛普拉斯
一直SSFTG发展的先驱之一，我们
设计这个产品，以免过滤掉扩频
参考输入的功能，假设它的存在。当一个零
通过，延迟缓冲器的目的不是通过频谱扩展功能
结果是可能导致一个显著量跟踪歪斜的
问题在需要同步的系统。
有关扩频时钟技术的更多信息，请
看到赛普拉斯应用笔记题为“ EMI抑制
与扩频频率时序发生器技术
（ SSFTG ）芯片。 “
文件编号： 38-07155牧师* E
第10 2
CY23S02
图1.原理图/推荐布局
C
A
G
铁素体
珠子
V+
电源连接
C8
G
10 F
0.01 F
FBIN
IN
GND
FS0
1
2
3
G
8
7
6
5
FS1
4
如何实现零延迟
通常，零延迟缓冲器（ ZDBs ）的使用，因为一
设计师想要提供的时钟信号的多个副本中
彼此同相。背后ZDBs的整个概念是，
在目的地芯片的信号都变为高电平的
同时输入到ZDB 。为了实现这一点，布局
必须补偿ZDB之间的走线长度的
目标设备。的补偿方法进行说明。
外部反馈是，允许该补偿的特点。
在PLL的ZDB使反馈信号是在相
与参考信号。当铺设板，匹配
被用于反馈输出之间的走线长度及
该FBIN输入到PLL。
如果期望以添加一个小的延迟，或稍先于
输入信号，这也可能受到影响或者使跟踪
到FBIN比脚的痕迹，以短一点或长一点
该器件提供时钟。
目的地的设备被同时驱动为高电平的
提供给ZDB参考时钟变为高电平。同步
在ZDB的其它输出从ASIC /缓冲器输出
是更复杂但如在任何传播延迟
ASIC /缓冲器必须考虑。
图2.六个输出缓冲器的反馈路径
参考
信号
反馈
输入
零
延迟
卜FF器
ASIC /
卜FF器
A
相位校准
的情况下OUT1的（即，较高的频率输出）是
连接到FBIN输入引脚的输出OUT2上升沿可能
是0 °或180°相位一致的IN输入波形（如
随机设定时输入和/或电力供给） 。如果OUT2
希望是上升沿对准到IN输入的上升沿，
然后连接OUT2 （即输出频率最低）到
FBIN引脚。这种设置提供了一个一致的输入，输出相位
关系。
插入在反馈路径中其它设备
另一个不错的功能可由于外部反馈是
同步信号为从一些来的信号的能力
其他设备。这种实现可以适用于任何设备
专用集成电路（ASIC ，多输出时钟缓冲器/驱动器，等等），该放
在反馈路径中。
指
图2中，
如果在ASIC /缓冲器和之间的迹线
该时钟信号（多个） （ A）的目标是在长度上等于所述
缓冲区和FBIN引脚之间的走线，在信号
文件编号： 38-07155牧师* E
第10 3
CY23S02
绝对最大额定值
应力大于本表所列可能导致器件的永久性损坏。这些代表一个额定值。
该设备在这些或以上的操作系统部分指定的任何其他条件的操作本规范不
暗示。长时间的最大条件可能影响其可靠性。
.
参数
V
DD
, V
IN
T
英镑
T
A
T
B
P
D
储存温度
描述
任一引脚电压相对于GND
工作温度
在偏置环境温度
功耗
等级
-0.5到+7.0
-65到+150
0至+70
-55到+125
0.5
单位
V
°C
°C
°C
W
DC电气特性
:
T
A
= 0 ° C至70 ° C或-40 ° C至85°C ，V
DD
= 3.3 V ± 5%
参数
I
DD
V
IL
V
IH
V
OL
V
OH
I
IL
I
IH
描述
电源电流
输入低电压
输入高电压
输出低电压
输出高电压
输入低电平电流
输入高电流
I
OL
= 8毫安
I
OH
= 8毫安
V
IN
= 0 V
V
IN
= V
DD
测试条件
卸载， 133 MHz的
分钟。
—
—
2.0
—
2.4
–40
典型值。
17
—
—
—
—
—
—
5
5
0.4
马克斯。
35
0.8
单位
mA
V
V
V
V
A
A
DC电气特性
:
T
A
= 0 ° C至70 ° C或-40 ° C至85°C ，V
DD
= 5 V ± 10%
参数
I
DD
V
IL
V
IH
V
OL
V
OH
I
IL
I
IH
描述
电源电流
输入低电压
输入高电压
输出低电压
输出高电压
输入低电平电流
输入高电流
I
OL
= 8毫安
I
OH
= 8毫安
V
IN
= 0 V
V
IN
= V
DD
测试条件
卸载， 133 MHz的
分钟。
—
—
2.0
—
2.4
–80
—
典型值。
31
—
—
—
—
—
—
5
5
0.4
马克斯。
50
0.8
单位
mA
V
V
V
V
A
A
文件编号： 38-07155牧师* E
第10 4
CY23S02
AC电气特性：
T
A
= 0 ° C至+ 70 ° C或-40 ° C至85°C ，V
DD
= 3.3 V ± 5%
参数
f
IN
f
OUT
t
R
t
F
t
ICLKR
t
ICLKF
t
PD
t
DC
t
LOCK
t
JC
t
SKEW
t
PD
描述
输入频率
[1]
输出频率
输出上升时间
输出下降时间
输入时钟上升时间
[2]
输入时钟下降时间
[2]
FBIN至IN （参考输入）倾斜
[3, 4]
占空比
[5]
PLL锁定时间
抖动，周期到周期
[6]
输出输出扭曲
传播延迟
注5
电力供应稳定
OUT1
OUT2
—
—
—
–350
测试条件
OUT2 = REF
OUT1
0.8 V至2.0 V， 15 pF负载
2.0 V至0.8 V， 15 pF负载
分钟。
10
20
—
—
—
—
—
40
典型值。
—
—
—
—
—
—
—
50
—
200
90
65
90
马克斯。
133
133
3.5
2.5
10
10
300
60
1.0
300
300
250
350
单位
兆赫
兆赫
ns
ns
ns
ns
ps
%
ms
ps
ps
ps
ps
AC电气特性：
T
A
= 0 ° C至+ 70 ° C或-40 ° C至85°C ，V
DD
= 5 V ± 10%
参数
f
IN
f
OUT
t
R
t
F
t
ICLKR
t
ICLKF
t
PD
t
D
t
LOCK
t
JC
t
SKEW
t
PD
描述
输入频率
[1]
输出频率
输出上升时间
输出下降时间
输入时钟的上升
时间
[2]
输入时钟下降时间
[2]
FBIN至IN （参考输入）倾斜
[3, 4]
占空比
[7, 8]
PLL锁定时间
抖动，周期到周期
[6]
输出输出扭曲
传播延迟
电力供应稳定
OUT1
OUT2
测试条件
OUT2 = REF
OUT1
0.8 V至2.0 V， 15 pF负载
2.0 V至0.8 V， 15 pF负载
分钟。
10
20
—
—
—
—
—
40
—
—
—
—
–350
典型值。
—
—
—
—
—
—
—
50
—
200
90
65
90
马克斯。
133
133
3.5
2.5
10
10
300
60
1.0
300
300
250
350
单位
兆赫
兆赫
ns
ns
ns
ns
ps
%
ms
ps
ps
ps
ps
笔记
1.输入频率由输出频率范围，并输入到输出频率倍增因子（即由电路结构决定的）的限制。
2.输入较长的上升和下降时间会降低偏移和抖动性能。
3.所有的AC规格测量50
输电线路，负载端接50到1.4 V.
4.倾斜的测量是在1.4 V的上升沿。
5.占空比测量为1.4 V.
6.抖动为1.4 V，低频率抖动= 350 ps的测量133 MHz的信号。
7.占空比测量为1.4 V， 120兆赫。
8.占空比为133 MHz，是35/65最坏的情况。
文件编号： 38-07155牧师* E
第10个5
QQ：2881677436 复制
