CY23FS08-04
的FailSafe 1.8V零延迟缓冲器
特点
■
■
■
■
■
■
■
■
■
■
■
■
■
功能说明
该CY23FS08-04是一种可靠的零延迟缓冲器有两个
参考时钟输入和八个相位对齐的输出。该
设备提供了用于应用的最佳解决方案
需要在一个主时钟的情况下连续运转
失败。
连续，无故障运行是通过使用一个DCXO实现
在作为中的一个的情况下冗余时钟源
通过保持最后的频率参考时钟故障并
参考时钟的相位信息。
该CY23FS08-04的独特特征是， DCXO是在
事实上，主时钟源，即同步（相位
对齐）到外部参考时钟。当这个外部时钟
恢复后， DCXO自动重新同步
外部时钟。
晶体，其连接到所述DCXO的频率是
选择作为基准的频率的整数因子
时钟。 S：这个因子被四个选择线设置[4： 1] 。欲了解更多
信息，请参阅
表2
页3. CY23FS08-04有三个
分体式电源;一为核心，另一个是银行A输出，
第三个为B银行的输出。每路输出电源，
除了VDDC连接到1.8V 。 VDDC是电源
销为内部电路，并连接到3.3V 。
内部DCXO连续无故障运行
零输入输出传输延迟
低输出周期到周期抖动（ <46 PS RMS）
低输出输出偏斜（ <200 PS ）
3.84 MHz参考输入
支持业界标准输入晶体
高达133兆赫（工业）输出
锁相环（PLL）的旁路模式
双基准输入
28引脚SSOP
1.8V输出电源
3.3V内核电源
工业温度
逻辑框图
鑫XOUT
REFSEL
DCXO
REF1
REF2
FBK
故障安全
TM
块
PLL
4
4
CLKA [1： 4]
CLKB [1： 4]
解码器
FAIL ＃ /安全
S[4:1]
4
赛普拉斯半导体公司
文件编号： 001-17042修订版**
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的二零零七年九月二十零日
[+ ]反馈
CY23FS08-04
引脚配置
图1.引脚图 - 28引脚SSOP
REF1
REF2
VSSB
CLKB1
CLKB2
S2
S3
VDDB
VSSB
CLKB3
CLKB4
VDDB
VDDC
XIN
1
2
3
4
5
6
7
8
9
10
11
12
13
14
CY23FS08
- 04
28
27
26
25
24
23
22
21
20
19
18
17
16
15
REFSEL
FBK
VSSA
CLKA1
CLKA2
S1
S4
VDDA
VSSA
CLKA3
CLKA4
VDDA
FAIL ＃ /安全
XOUT
28引脚SSOP
表1.引脚定义 - 28引脚SSOP
引脚数
1,2
4,5,10,11
25,24,19,18
27
23,6,7,22
14
15
16
13
8,12
3,9
17,21
20,26
28
引脚名称
REF1,REF2
CLKB [1： 4]
CLKA [1： 4]
FBK
S[1:4]
XIN
XOUT
FAIL ＃ /安全
VDDC
VDDB
VSSB
VDDA
VSSA
REFSEL
描述
5V容限。
参考时钟输入
[3]
.
B银行的时钟输出。
[1]
CLKB3和CLKB4是差分信号时的终止
所示
图8
第6页的CLKB3是阴性的输出， CLKB4为正输出。
银行时钟输出。
[1]
无连接，内部反馈。
频率选择引脚。
[2]
参考晶振输入。
参考晶振输出。
有效的参考指标。
高电平表示一个有效的参考输入。
3.3V电源的内部电路。
1.8V电源的银行B输出。
地面上。
1.8V电源，用于银行A输出。
地面上。
参考选择。
无论从REF1和REF2选择有效的参考时钟。
REFSEL = 1， REF1被选中， REFSEL = 0， REF2被选中。
[3]
笔记
1.弱下拉电阻上的所有输出。
2.弱上拉跌宕这些输入。
3.弱下拉电阻上的这些投入。
文件编号： 001-17042修订版**
第11 2
[+ ]反馈
CY23FS08-04
表2.配置表
S[4:1]
0000
0001
0010
0011
0100
0101
0110
0111
1xxx
XTAL （兆赫）
民
15.36
15.36
15.36
15.36
15.36
15.36
15.36
15.36
-
最大
16.384
16.384
16.384
16.384
16.384
16.384
16.384
16.384
-
REF （兆赫）
民
3.84
3.84
3.84
3.84
3.84
3.84
3.84
3.84
-
最大
4.096
4.096
4.096
4.096
4.096
4.096
4.096
4.096
-
OUT / REF比
XTAL / REF
比CLKA1 CLKA2 CLKA3 CLKA4 CLKB1 CLKB2 CLKB3 CLKB4
4
4
4
4
4
4
4
4
-
32
关闭
关闭
关闭
关闭
8
8
1
关闭
32
关闭
关闭
关闭
关闭
8
8
1
关闭
32
32
关闭
16
关闭
16
8
10
关闭
32
32
关闭
16
关闭
16
8
10
关闭
32
32
32
32
关闭
32
16
20
关闭
32
32
32
32
关闭
32
16
20
关闭
32
32
32
32
32
32
16
20
关闭
32
32
32
32
32
32
16
20
关闭
故障保护功能
该CY23FS08-04是针对时钟分配的应用程序
该罐或目前需要继续操作，如果主
参考时钟失败。现有的方法这一要求
已经使用多个基准时钟与内部或
外部方法的引用之间的切换。该
问题与这种技术是，它会导致中断（或
从一个引用到另一个转换时的毛刺） 。这
往往需要复杂的外部电路或软件来维持
系统的稳定性。在本设计中实现的技术
完全消除了参考文献的任何切换到PLL那
大大简化了系统的设计。
该CY23FS08-04 PLL通过晶体振荡器，驱动
相位对准到一个外部参考时钟。它是在一个对齐
方式，该设备的输出端有效地相位对准
经由外部反馈环路的参考。这是通过
通过使用数字控制的电容器阵列拉晶
频率以上由一个近似范围±100 ppm的其
标称频率。
在这种模式下，如果参考频率失败时（即，阻止或
消失） ，在DCXO保持其最后的设置。然后，一个标志
信号（FAIL ＃ / SAFE）被设置为指示基准的失败
时钟。
该CY23FS08-04提供了四种选择位， S1到S4到
控制参考晶振频率比。该DCXO是
内部调谐到所述外部的所述相位和频率
参考仅当参考频率除以该比率
是DCXO捕捉范围内。如果频率是出
范围，标志设置在故障＃ /安全引脚通知系统
所选择的参照是无效的。如果在参考移动
范围内，则该标记被清除，表示该系统的
选择的基准是有效的。
输入参考灾难性失败图2.故障＃ /安全时间
缺少REF
检测
有效REF但不
相位对齐
相位对齐
REF
反馈（内部）
= CLKOUT * 1/32
FAIL ＃ /安全
稳频所有
CLKOUTs
试图调整之间的相
REF与反馈
t
FSL
图3.故障＃ /安全时序公式
t
FSH
t
FSL （最大）
= t
REF
+
25ns
t
FSH （分钟）
= t
REF
+
25ns
文件编号： 001-17042修订版**
第11 3
[+ ]反馈
CY23FS08-04
表3.防故障时序表
参数
t
FSL
t
FSH
描述
失败＃ /安全断言延迟
失败＃ /安全解除报警延时
条件
测得在80 ％至20％ ，负荷= 15 pF的
测得在80 ％至20％ ，负荷= 15 pF的
SEE
科幻gure 3
民
最大
SEE
科幻gure 3
单位
ns
ns
DCXO和捕捉范围
具有故障保护DCXO跟踪传入的参考时钟。该CY23FS08-04配置大约+/- 100ppm的其捕获范围
与使用指定的可牵引水晶
表7中。
图4.防故障时序图：输入参考慢慢飘散出的防故障捕捉范围
参考+ 100ppm的
参考
参考 - 100 ppm的
参考关闭
频率
输出+ 100ppm的
产量
输出 - 100 ppm的
FAIL ＃ /安全
伏特
t
FSH
t
FSL
时间
文件编号： 001-17042修订版**
第11 4
[+ ]反馈
CY23FS08-04
图5.防故障参考切换行为
故障安全典型频率稳定时间
初始有效的参考文献1 = 20 MHz的100 ppm时，
然后切换到REF2 = 20 MHz的
输出频率DELTA （ PPM ）
150
100
50
0
0
0.45
1.3
稳定时间（毫秒）
2.5
图6.防故障回路的有效带宽（最小）
文件编号： 001-17042修订版**
第11个5
[+ ]反馈
QQ：2881677436 复制
