CY23FS04
故障安全 2.5V / 3.3V零延迟缓冲器
特点
内部DCXO连续无故障运行
零输入输出传输延迟
低抖动（ < 35 ps的RMS）的输出
低输出至输出偏斜（ < 200 PS）
4.17兆赫， 170 MHz参考输入
支持业界标准输入晶体
170 MHz的输出
5V容限输入
锁相环（ PLL ）旁路模式
双基准输入
16引脚TSSOP
2.5V或3.3V输出电源
3.3V核心供电
工业应用温度
功能说明
该CY23FS04是具有两个一FailSafe零延迟缓冲器
参考时钟输入和四个相位对齐输出。该
设备提供了用于应用的最佳解决方案
需要在一个主时钟的情况下连续运转
失败。
连续，无故障运行是通过使用实现
DCXO ，其作为在该事件冗余时钟源
的通过保持最后频率的基准时钟故障
和相位的基准时钟的信息。
该CY23FS04的独特特征是， DCXO是在
事实上，主时钟源，它是同步的
（相位对齐），以外部参考时钟。当此
外部时钟恢复时， DCXO自动resynchro-
nizes到外部时钟。
晶体的频率，这将在连接到所述
DCXO必须被选择为频率的整数因子
参考时钟。这一因素设置了两个选择线路：
S [ 2 ：1] ，请参见
表1中。
输出电源， VDD可以
连接到2.5V或3.3V 。 VDDC是电源
管脚为内部电路和必须连接到3.3V。
框图
引脚配置
鑫XOUT
REFSEL
DCXO
REF1
REF2
FBK
故障安全
TM
块
PLL
REF1
REF2
CLKB1
CLKB2
S2
2
2
CLKA [1： 2]
CLKB [1： 2]
VSS
VDDC
XIN
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
REFSEL
FBK
CLKA1
CLKA2
S1
VDD
FAIL ＃ /安全
XOUT
16引脚TSSOP
解码器
FAIL ＃ /安全
2
CY23FS04
S[2:1]
赛普拉斯半导体公司
文件编号： 38-07304牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年6月8日
CY23FS04
引脚德网络nition
引脚数
1,2
3,4
14,13
15
12,5
8
9
10
11
7
6
16
引脚名称
文献[ 1 ： 2 ]
CLKB [1： 2]
CLKA [1： 2]
FBK
S[1:2]
XIN
XOUT
FAIL ＃ /安全
VDD
VDDC
VSS
REFSEL
B银行的时钟输出。
[1,2]
银行时钟输出。
[1,2]
反馈输入到PLL。
[1,4]
频率选择引脚和PLL和DCXO旁路模式。
[3]
参考晶振输入。
参考晶振输出。
有效的参考指标。
高电平表示一个有效的参考输入。
2.5V或3.3V电源。
3.3V电源。
地面上。
参考选择。
无论从REF1和REF2选择有效的参考时钟。 REFSEL
= 1， REF1被选中， REFSEL = 0， REF2被选中。
描述
参考时钟输入。
5V-tolerant
[4]
.
表1.配置表
XTAL （兆赫）
S[2:1]
00
01
10
11
8.33
8.00
8.33
30.00
25.00
28.33
4.17
16.00
50.00
15.00
50.00
170.00
4.17
16.00
50.00
分钟。
马克斯。
REF （兆赫）
分钟。
马克斯。
OUT （兆赫）
分钟。
马克斯。
15.00
50.00
170.00
REF ： OUT比例
x1
x1
x1
PLL和DCXO旁路模式
1/2
2
6
1/2
2
6
REF ： XTAL
比
出： XTAL
比
故障保护功能
该CY23FS04是针对时钟分配的应用程序
这可能和目前需要继续操作
应主要参考时钟失败。现有的方法
这一要求已经利用多个基准时钟与
无论是内部或外部的方法之间的切换
引用。这种技术的问题是，它会导致
从一个转换时中断（或毛刺）
引用到另一个时，往往需要复杂的外部电路
或软件来维护系统的稳定性。该技术imple-
mented在这种设计彻底消除了任何切换
引用的PLL ，大大简化了系统的设计。
该CY23FS04 PLL通过晶体振荡器，它是驱动
相位对齐到外部参考时钟，以使输出
的设备被有效地相位对齐通过引用
外部反馈环路。这是通过利用一个完成
数字控制的电容阵列拉晶体频率
在其标称的大致范围内的300 ppm的
频率。
REF
UT
F A IL ＃ / s的FE
t
F 。S L
t
F小号
图1.故障＃ /安全定时的输入参考灾难性失败
注意事项：
1，正常工作时，任一接口连接的四个时钟输出到FBK输入。
对所有输出2.弱下拉
在这些输入3.弱上拉。
在这些输入4.弱上拉了下来。
文件编号： 38-07304牧师* C
第12页2
CY23FS04
t
F小号L（米X）
= 2
(
t
F
x
n
)
+
25ns
n
=
F
F
= 4
（在B○ V E E X A M P乐）
F
XTAL
t
五六H（米）
=
12
(
t
F
x
n
)
+
25ns
图2.故障＃ /安全时序公式
表2.防故障时序表
参数
t
FSL
t
FSH
描述
失败＃ /安全断言延迟
失败＃ /安全去断言延迟
条件
测得在80 ％至20％ ，负荷= 15 pF的
测得在80 ％至20％ ，负荷= 15 pF的
SEE
图2
分钟。
马克斯。
SEE
图2
单位
ns
ns
在这种模式下，如果参考频率失败（即停止或
消失） ，在DCXO保持其最后的设置和标志
信号（FAIL ＃ / SAFE）被设置为指示基准的失败
时钟。
该CY23FS04提供2个选择位， S1到S2控制
参考晶振频率比。该DCXO是内部
调谐到外部参考的相位和频率
仅当参考频率由该比率划分为
内DCXO捕捉范围。如果频率是出
范围，标志将在FAIL ＃ /安全引脚通知设置
系统，该系统所选择的基准无效。如果参考
在范围内移动，则该标志将被清除，说明该
系统，该系统所选择的基准是有效的。
参考+ 300ppm的
参考
参考 - 300 ppm的
参考关闭
频率
输出+ 300ppm的
产量
输出 - 300 ppm的
FAIL ＃ /安全
伏特
t
FSH
t
FSL
时间
图3.防故障时序图：输入参考慢慢飘散出的防故障捕捉范围
文件编号： 38-07304牧师* C
第12页3
CY23FS04
故障安全典型频率稳定时间
初始有效的参考文献1 = 20MHz的+ 100ppm的，
然后切换到REF2 = 20MHz的
输出频率DELTA （ PPM ）
150
100
50
0
0
0.45
1.3
稳定时间（毫秒）
2.5
图4.防故障参考切换行为
图5.有效的FailSafe环路带宽（分钟）
文件编号： 38-07304牧师* C
第12页4
CY23FS04
REF1
REF2
REFSEL
0毫秒
0 D如
-1 8 0 D例如
0毫秒
1.4米每秒
木星的图6.示例定时与两个参考时钟180 ° C OUT相和
造成输出相位偏移典型稳定时间（ 105兆赫）
190 FS / CY
0
0毫秒
1.4毫秒
190 FSEC /周期= 0.125 mradian /周期
图7.结果输出dphase /更改的典型周期率（ 105兆赫）
文件编号： 38-07304牧师* C
第12页5
QQ：2880707522 复制
