【CY23FP12-002200 - MHz的现场可编程零延迟缓冲器特点■■功能说明该CY23FP12】,IC型号CY23FP12OXC-002T,CY23FP12OXC-002T PDF资料,CY23FP12OXC-002T经销商,ic,电子元器件-51电子网

CY23FP12-002

200 - MHz的现场可编程零

延迟缓冲器

特点

■

功能说明

该CY23FP12-002是预编程的版本

CY23FP12 。它的特点是高性能全领域，编程

设计用于高速时钟可燃的200 -MHz的零延迟缓冲器

分布。集成的PLL设计用于低抖动和

为抑制噪声进行了优化。这些参数是关键

采用高性能的系统参考时钟分配

ASIC和微处理器。

该CY23FP12-002是完全可编程的，通过体积或

原型的程序员，使用户能够定义一个

定制输入应用程序特定的零延迟缓冲器和

输出分频器，反馈拓扑结构（内部/外部），输出

倒置，输出驱动强度。对于额外的灵活性，

用户可以混合和匹配多种功能，在上市

表2

第5页，并分配设置的任一特定功能

四种可能的S1 -S2控制位的组合。此功能

使四个不同性格的实施，

可选择与S1- S2位，在单个编程的硅。该

CY23FP12-002还采用了独有的自动断电

电路关断器件的情况下的REF失败，

导致小于50

μA

的电流消耗。

该CY23FP12-002提供12个输出分为两间银行

与单独的电源引脚可以连接

独立于任何2.5 V或3.3 V电压轨。

可选的参考输入是容错功能，

在允许无干扰切换到辅助时钟源时，

REFSEL为有效/无效。

预编程配置

完全现场可编程

输入和输出分频器

反相/同相输出

锁相环（PLL），或者扇出缓冲器的配置

10兆赫至200兆赫的工作范围

斯普利特2.5 V或3.3 V输出

两个低电压互补金属氧化物半导体

（ LVCMOS ）参考输入

十二低偏移输出

输出输出偏斜< 200 PS

设备装置歪斜< 500 PS

输入输出歪斜< 250 PS

周期间抖动< 100 PS （典型值）

三stateable输出

小于50

μA

关断电流

流传意识到

28引脚紧缩小型封装（ SSOP ）

3.3 V操作

■

逻辑框图

VDDC

VDDA

CLKA0

锁定检测

CLKA1

CLKA2

CLKA3

REFSEL

REF1

REF2

FBK

÷M

÷N

100

400MHz

PLL

÷1

÷2

÷3

÷4

÷X

÷2X

CLKA4

CLKA5

VSSA

VDDB

CLKB0

CLKB1

CLKB2

CLKB3

测试逻辑

S[2:1]

VSSC

功能

选择

CLKB4

CLKB5

VSSB

赛普拉斯半导体公司

文件编号： 38-07644牧师* B

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2011年1月18日

[+ ]反馈

CY23FP12-002

引脚配置................................................ ............. 3

引脚说明................................................ ................. 3

现场编程CY23FP12-002 ...................... 7

CyberClocks 软件.............................................. 7

CY3672 - USB开发工具包................................... 7

CY23FP12-002频率计算........................... 7

绝对最大条件....................................... 8

工作条件................................................ 8 .......

DC电气规格............................................ 8

开关特性[5] .......................................... 9

开关波形................................................ .... 10

订购信息................................................ ......

订购代码定义...........................................

封装图纸和尺寸.................................

缩略语

.......................................

文档约定................................................ 。

计量单位............................................... ........

文档历史记录页............................................... ..

销售，解决方案和法律信息......................

全球销售和设计支持.......................

产品................................................. ...................

的PSoC解决方案................................................ .........

文件编号： 38-07644牧师* B

第14页2

[+ ]反馈

CY23FP12-002

引脚配置

图1. 28引脚SSOP

REF2

REF1

CLKB0

CLKB1

SSB

CLKB2

CLKB3

DDB

SSB

CLKB4

CLKB5

DDB

DDC

REFSEL

FBK

CLKA0

CLKA1

SSA

CLKA2

CLKA3

DDA

SSA

CLKA4

CLKA5

DDA

SSC

引脚说明

针

名字

REF2

REF1

CLKB0

CLKB1

SSB

CLKB2

CLKB3

DDB

SSB

CLKB4

CLKB5

DDB

DDC

SSC

DDA

CLKA5

CLKA4

SSA

DDA

CLKA3

CLKA2

SSA

CLKA1

CLKA0

FBK

REFSEL

PWR

I / O

TYPE

LVTTL / LVCMOS

LVTTL

动力

LVTTL

动力

LVTTL

动力

LVTTL

动力

LVTTL

动力

LVTTL

动力

LVTTL

描述

输入参考频率， 5V容限输入。

时钟输出，银行B.

接地银行B.

时钟输出，银行B.

2.5 V或3.3 V电源供电，银行B.

接地银行B.

时钟输出，银行B.

2.5 V或3.3 V电源供电，银行B.

3.3 V内核电源。

选择输入。

地上的核心。

2.5 V或3.3 V电源供电，银行A.

时钟输出，银行A.

接地银行A.

2.5 V或3.3 V电源银行A.

时钟输出，银行A.

接地银行A.

时钟输出，银行A.

PLL反馈输入。

参考选择输入。当REFSEL = 0， REF1是

选择。当REFSEL = 1 ，给定2被选中。

文件编号： 38-07644牧师* B

第14页3

[+ ]反馈

CY23FP12-002

图2.基本的PLL框图

/1,/2,/3,/4,

/x,/2x

CLKB5

CLKB4

/1,/2,/3,/4,

/x,/2x

CLKB3

CLKB2

REF

PLL

/1,/2,/3,/4,

/x,/2x

产量

功能

SELECT

矩阵

CLKB1

CLKB0

FBK

/1,/2,/3,/4,

/x,/2x

CLKA5

CLKA4

/1,/2,/3,/4,

/x,/2x

CLKA3

CLKA2

/1,/2,/3,/4,

/x,/2x

CLKA1

CLKA0

以下是独立功能的列表，可以用一个卷或原型编程的“预编程”编程

硅。

表1.可编程功能

CON组fi guration

直流驱动器A银行

描述

默认

项目银行A输出驱动强度。用户可以选择一出来20毫安

的两种可能的驱动强度的设置产生的输出的直流电流

为±16 mA范围为±20 mA的电流。

方案B银行的输出驱动强度。用户可以选择一出来20毫安

的两种可能的驱动强度的设置产生的输出的直流电流

为±16 mA范围为±20 mA的电流。

启用/禁用CLKB [ 5 ： 0 ]输出。每六个输出可以被禁用启用

个别地

如果不使用，以最小化电磁干扰（EMI）和

开关噪声。

启用/禁用CLKA [ 5 ： 0 ]输出。每六个输出可以被禁用启用

个别地

如果不使用，以减少EMI和开关噪声。

生成的CLKA0输出反相时钟。当此选项

编程， CLKA0和CLKA1将成为免费对。

生成的CLKA2输出反相时钟。当此选项

编程， CLKA2和CLKA3将成为免费对。

生成的CLKA4输出反相时钟。当此选项

编程， CLKA4和CLKA5将成为免费对。

生成的CLKB0输出反相时钟。当此选项

编程， CLKB0和CLKB1将成为免费对。

非反转

直流驱动器B银行

输出使能为银行B的时钟

输出使能为A银行的时钟

INV CLKA0

INV CLKA2

INV CLKA4

INV CLKB0

文件编号： 38-07644牧师* B

第14页4

[+ ]反馈

CY23FP12-002

表1.可编程功能

（续）

CON组fi guration

INV CLKB2

INV CLKB4

拉下启用

FBK下拉启用

FBK SEL

描述

生成的CLKB2输出反相时钟。当此选项

编程， CLKB2和CLKB3将成为免费对。

生成的CLKB4输出反相时钟。当此选项

编程， CLKB4和CLKB5将成为免费对。

使能/禁止内部下拉所有输出

默认

非反转

启用

启用/禁用反馈通路内部下拉（同时适用于启用

内部和外部反馈拓扑）

内部和外部反馈拓扑之间选择

国内

下表列出了独立的功能，它可被分配给四个S1和S2的组合。当一个特定的

S1和S2的组合被选择时，该装置假定的配置（其本质上是一组在给定的函数

表2）

那

已被预先分配给该特定组合。

对于S1 / S2组合表2.可编程功能

功能

描述

默认

启用

输出使能CLKB [ 5 ： 4 ]启用/禁用CLKB [ 5 ： 4 ]输出对

输出使能CLKB [ 3 ： 2 ]启用/禁用CLKB [ 3 ： 2 ]输出对

输出使能CLKB [ 1 ： 0 ]启用/禁用CLKB [ 1 ： 0 ]输出对

输出使能CLKA [ 5 ： 4 ]启用/禁用CLKA [ 5 ： 4 ]输出对

输出使能CLKA [ 3 ： 2 ]启用/禁用CLKA [ 3 ： 2 ]输出对

输出使能CLKA [ 1 ： 0 ]启用/禁用CLKA [ 1 ： 0 ]输出对

自动关机启用启用/禁用自动断电电路，监控的参考时钟上升沿启动

边缘和关断器件的情况下引用“失败”。此故障被触发

通过下面一组极限参考频率的漂移。这种自动断电电路

内部关闭时的一个输出的一个或多个被配置为直接驱动

从基准时钟。

PLL掉电

M[7:0]

N[7:0]

X[6:0]

关闭时，该设备被配置为一个非PLL扇出缓冲器中的锁相环。

SEE

表4

第6页

分配一个8位值参考分频器-M 。除法器可以是任何整数值见

表4

从1到256;然而， PLL输入频率不能大于10兆赫以下。

第6页

分配一个8位值反馈分频器-N 。除法器可以是任何整数值见

表4

从1到256;然而， PLL输入频率不能大于10兆赫以下。

第6页

分配一个7位的值来输出分频器-X 。除法器可以是任何整数值

从5到130除以1,2,3，和4中预先编程的设备上，并且可以是

通过适当的输出多路复用器设置激活。

PLL的输出和基准时钟作为时钟源之间进行选择

输出分频器。

SEE

表4

第6页

SEE

表4

第6页

分频器源

CLKA54来源

CLKA32来源

CLKA10来源

CLKB54来源

CLKB32来源

CLKB10来源

自主选择一个出八种可能的输出分频器将连接到见

表4

在CLKA5和CLKA4对。请参阅

表3

对分频器的值的列表6页。第6页

自主选择一个出八种可能的输出分频器将连接到见

表4

在CLKA3和CLKA2对。请参阅

表3

对分频器的值的列表6页。第6页

自主选择一个出八种可能的输出分频器将连接到见

表4

在CLKA1和CLKA0对。请参阅

表3

对分频器的值的列表6页。第6页

自主选择一个出八种可能的输出分频器将连接到见

表4

在CLKB5和CLKB4对。请参阅

表3

对分频器的值的列表6页。第6页

自主选择一个出八种可能的输出分频器将连接到见

表4

在CLKB3和CLKB2对。请参阅

表3

对分频器的值的列表6页。第6页

自主选择一个出八种可能的输出分频器将连接到见

表4

在CLKB1和CLKB0对。请参阅

表3

对分频器的值的列表6页。第6页

文件编号： 38-07644牧师* B

第14页5

[+ ]反馈