1CY 7C13 9
传真号： 5204
CY7C138
CY7C139
4K X 8/9双口静态RAM
特点
真正的双端口存储器单元允许
同时读取相同的内存位置
4K ×8组织（ CY7C138 ）
4K ×9的组织（ CY7C139 ）
0.65微米CMOS工艺，以获得最佳速度/功耗
高速访问： 15纳秒
低工作功耗：我
CC
= 160毫安（最大）
完全异步操作
自动断电
TTL兼容
可扩展数据总线32/36位以上使用
使用多个时，主/从芯片选择
设备
片上仲裁逻辑
包括信号灯，允许软件握手
端口之间
INT标志的端口到端口的通信
提供68引脚PLCC
被包含在CY7C138 / 9 mul-时处理情况
tiple处理器访问同一块数据。两个端口
允许提供独立，异步访问
读取和写入到任意位置在存储器中。该CY7C138 / 9
可以被用作一个独立的8/9位双端口静态RAM或
多个设备可以以用作结合
一十八分之一十六位或更宽的主/从双口静态RAM 。的M / S的
销被设置用于实现18分之16位或更宽存储器
而不需要单独的主机和从机的应用
设备或额外的分立逻辑。应用领域包括：
处理器间/多处理器设计，通信台站
土族缓冲和双端口视频/图形内存。
每个端口都有独立的控制引脚：芯片使能（ CE ） ，
读或写使能（ R / W） ，并输出使能（OE ） 。两个标志
提供每个端口（ BUSY和INT ）上。 BUSY信号的端口
试图访问当前正在被访问的同一位置
其他端口。中断标志位（ INT ）允许之间的通信
由一个邮件箱的装置的端口或系统。该信号灯使用
传递一个标志，或令牌，从一个端口到另一个时，表示一个
共享资源在使用中。旗语逻辑由八个
共享锁。只有一侧可控制锁存器（信号）在
任何时间。信号量的控制指示的共享资源是
在使用中。自动断电功能独立控制
每个端口由一个芯片上启用（ CE ）引脚或SEM引脚。
该CY7C138和CY7C139是一个68引脚PLCC可用。
功能说明
该CY7C138和CY7C139是高速CMOS 4K ×8
和4K ×9双端口静态RAM 。各仲裁方案
逻辑框图
读/写
L
CE
L
OE
L
读/写
R
CE
R
OE
R
(7C139)I/O
8L
I / O
7L
I / O
0L
忙
L
[1, 2]
A
11L
A
0L
地址
解码器
I / O
控制
I / O
控制
I / O
8R
(7C139)
I / O
7R
I / O
0R
忙
R
A
11R
A
0R
[1, 2]
内存
ARRAY
地址
解码器
CE
L
OE
L
读/写
L
打断
SEMAPHORE
仲裁
CE
R
OE
R
读/写
R
SEM
L
INT
L
[2]
M / S
SEM
R
INT
R
[2]
C138-1
注意事项：
1. BUSY处于主模式的输出和输入从机模式。
2.中断：推挽输出，并且不需要上拉电阻。
赛普拉斯半导体公司
3901北一街
圣荷西
CA 95134
408-943-2600
1996年11月
CY7C138
CY7C139
销刀豆网络gurations
\
68引脚PLCC
顶视图
9 8 7 6
I / O
2L
I / O
3L
I / O
4L
I / O
5L
GND
I / O
6L
I / O
7L
V
CC
GND
I / O
0R
I / O
1R
I / O
2R
V
CC
I / O
3R
I / O
4R
I / O
5R
I / O
6R
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
5 4 3 2 1 68 67 66 65 64 63 62 61
60
59
58
57
56
55
54
53
CY7C138/9
52
51
50
49
48
A
5L
A
4L
A
3L
A
2L
A
1L
A
0L
INT
L
忙
L
GND
M / S
忙
R
INT
R
A
0R
A
1R
A
2R
A
3R
A
4R
47
46
45
44
2728 29 30 3132 33 34 35 36 37 38 39 40 41 42 43
C138-2
注意事项：
3. I / O
8R
在CY7C139 。
4. I / O
8L
在CY7C139 。
引脚德网络nitions
左侧端口
I / O
0L–7L(8L)
A
0L–11L
CE
L
OE
L
读/写
L
SEM
L
正确的端口
I / O
0R–7R(8R)
A
0R–11R
CE
R
OE
R
读/写
R
SEM
R
数据总线输入/输出
地址线
芯片使能
OUTPUT ENABLE
读/写使能
信号灯启用。当低电平时，允许访问8 sema-
phores 。地址线的三个最低显著位将决定
写入或读取的信号。在I / O
0
引脚被写入时使用
信号量。信号量是通过写0到各个请求
位置。
中断标志。 INT
L
当正确的端口写入位置FFE和后清零
当左端口读取位置FFE 。 INT
R
当左端口写入位置设置
当正确的端口读取位置FFF FFF和被清除。
忙标志
主机或从机选择
动力
地
描述
INT
L
INT
R
忙
L
M / S
V
CC
GND
忙
R
选购指南
7C138-15
7C139-15
最大访问时间（纳秒）
最大工作
电流（mA ）
最长待机
目前的我
SB1
（MA ）
广告
广告
15
220
60
7C138-25
7C139-25
25
180
40
7C138-35
7C139-35
35
160
30
7C138-55
7C139-55
55
160
30
2
CY7C138
CY7C139
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
存储温度................................. -65 ° C至+ 150°C
环境温度与
电源应用............................................. -55 ° C至+ 125°C
电源电压对地电位............... -0.5V至+ 7.0V
直流电压应用到输出的
在高Z状态.............................................. 。 -0.5V至+ 7.0V
直流输入电压
[5]
......................................... -0.5V至+ 7.0V
输出电流为输出（ LOW ） ............................. 20毫安
静电放电电压.......................................... >2001V
（每MIL -STD -883方法3015 ）
闩锁电流.............................................. ..... >200毫安
工作范围
范围
广告
产业
环境
温度
0
°
C至+70
°
C
–40
°
C至+ 85
°
C
V
CC
5V ± 10%
5V ± 10%
电气特性
在整个工作范围
7C138-15
7C139-15
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
I
CC
输入低电压
输入漏电流
输出漏电流
工作电流
GND < V
I
＆ LT ; V
CC
输出禁用， GND < V
O
＆ LT ; V
CC
V
CC
=最大，
I
OUT
= 0 mA时，
输出禁用
CE
L
和CE
R
＆ GT ; V
IH
,
f = f
MAX[6]
CE
L
和CE
R
＆ GT ; V
IH
,
f = f
MAX[6]
这两个端口
CE认证和CE
R
＆ GT ; V
CC
– 0.2V,
V
IN
＆ GT ; V
CC
– 0.2V
或V
IN
＆ LT ; 0.2V ， F = 0
[6]
一个端口
CE
L
或CE
R
＆ GT ; V
CC
– 0.2V,
V
IN
＆ GT ; V
CC
- 0.2V或
V
IN
＆ LT ; 0.2V ，主动
端口输出，女= F
MAX[6]
Com'l
IND
Com'l
IND
Com'l
IND
Com'l
IND
Com'l
IND
125
15
130
60
–10
–10
描述
输出高电压
输出低电压
测试条件
V
CC
=最小值，我
OH
= -4.0毫安
V
CC
=最小值，我
OL
= 4.0毫安
2.2
0.8
+10
+10
220
–10
–10
分钟。
2.4
0.4
2.2
0.8
+10
+10
180
190
40
50
110
120
15
30
100
115
mA
mA
mA
mA
马克斯。
7C138-25
7C139-25
分钟。
2.4
0.4
马克斯。
单位
V
V
V
V
A
A
mA
I
SB1
I
SB2
I
SB3
待机电流
（两个端口TTL电平）
待机电流
（一个端口TTL电平）
待机电流
（这两个端口CMOS电平）
I
SB4
待机电流
（一个端口CMOS电平）
注意事项：
5.脉冲宽度< 20纳秒。
6. f
最大
= 1/t
RC
=所有输入循环在f = 1 / T
RC
（除了输出使能） 。 F = 0表示无地址或控制线变化。这仅适用于在输入CMOS
水平备用I
SB3
.
3
CY7C138
CY7C139
]
电气特性
在工作范围（续）
7C138-35
7C139-35
参数
V
OH
V
OL
V
IH
V
IL
I
IX
I
OZ
I
CC
输入低电压
输入漏电流
输出漏电流
工作电流
GND < V
I
＆ LT ; V
CC
输出禁用， GND < V
O
＆ LT ; V
CC
V
CC
=最大，
I
OUT
= 0 mA时，
输出禁用
CE
L
和CE
R
＆ GT ; V
IH
,
f = f
MAX[6]
CE
L
和CE
R
＆ GT ; V
IH
,
f = f
MAX[6]
这两个端口
CE认证和CE
R
＆ GT ; V
CC
– 0.2V,
V
IN
＆ GT ; V
CC
– 0.2V
或V
IN
＆ LT ; 0.2V ， F = 0
[6]
一个端口
CE
L
或CE
R
＆ GT ; V
CC
– 0.2V,
V
IN
＆ GT ; V
CC
- 0.2V或
V
IN
＆ LT ; 0.2V ，主动
端口输出，女= F
MAX[6]
Com'l
IND
Com'l
IND
Com'l
IND
Com'l
IND
Com'l
IND
–10
–10
描述
输出高电压
输出低电压
测试条件
V
CC
=最小值，我
OH
= -4.0毫安
V
CC
=最小值，我
OL
= 4.0毫安
分钟。
2.4
0.4
2.2
0.8
+10
+10
160
180
30
40
100
110
15
30
90
100
–10
–10
2.2
0.8
+10
+10
160
180
30
40
100
110
15
30
90
100
mA
mA
mA
mA
马克斯。
7C138-55
7C139-55
分钟。
2.4
0.4
马克斯。
单位
V
V
V
V
A
A
mA
I
SB1
I
SB2
I
SB3
待机电流
（两个端口TTL电平）
待机电流
（一个端口TTL电平）
待机电流
（这两个端口CMOS电平）
I
SB4
待机电流
（一个端口CMOS电平）
电容
[7]
参数
C
IN
C
OUT
描述
输入电容
输出电容
测试条件
T
A
= 25 ° C，F = 1MHz时，
V
CC
= 5.0V
马克斯。
10
15
单位
pF
pF
交流测试负载和波形
5V
R1=893
产量
C = 30 pF的
R2=347
产量
C=30pF
V
TH
=1.4V
（一）正常负载（负载1 ）
C138-3
5V
R1=893
产量
C = 5 pF的
R2=347
R
TH
=250
（二）戴维南EquivalentLoad 1 ）
(
C138-4
（三）三态延迟（负载3 ）
C138-5
所有的输入脉冲
产量
C = 30 pF的
3.0V
GND
10%
90%
90%
10%
＆ LT ; 3纳秒
C138-7
＆ LT ; 3纳秒
负载（负载2 ）
C138-6
注意：
7.测试开始后任何设计或工艺变化，可能会影响这些参数。
4
1CY2310NZCY2310
NZCY2310ANZ
CY2310ANZ
3.3V的SDRAM缓冲区用于移动PC
有4个SO- DIMM内存模块
特点
一个输入10输出缓冲/驱动器
支持多达四个SDRAM SO- DIMM内存模块
反馈两个附加输出
串行接口输出控制
低输出偏斜
高达100 MHz的操作
??多V
DD
和V
SS
引脚降噪
专用OE引脚用于测试
节省空间的28引脚SSOP封装
3.3V工作电压
功能说明
该CY2310ANZ是一个3.3V的缓冲设计，分发
高速时钟在移动PC应用。该器件具有10
输出端，其中8可以用来驱动多达4的SDRAM
SO -DIMM的，剩下的可用于外部
反馈锁相环（PLL） 。该器件工作在3.3V和输出
可以运行高达100兆赫，从而使得它与兼容
奔腾II
处理器。该CY2310ANZ可被用
与CY2281或类似的时钟合成器的结合
全奔腾II的主板解决方案。
该CY2310ANZ还包括一个串行接口，可以
启用或禁用每个输出时钟。上电时，所有的输出
时钟被使能。一个单独的输出使能脚 -
测试的ATE 。
框图
引脚配置
28引脚SSOP
顶视图
SDRAM0
SDRAM1
SDRAM2
SDRAM3
串行接口
解码
SDRAM4
SDRAM5
SDRAM6
SDRAM7
SDRAM8
SDRAM9
V
DD
SDRAM0
SDRAM1
V
SS
V
DD
SDRAM2
SDRAM3
V
SS
BUF_IN
V
DD
SDRAM8
V
SS
V
DDIIC
SDATA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
BUF_IN
SDATA
SCLOCK
V
DD
SDRAM7
SDRAM6
V
SS
V
DD
SDRAM5
SDRAM4
V
SS
OE
V
DD
SDRAM9
V
SS
V
SSIIC
SCLOCK
OE
赛普拉斯半导体公司
文件编号： 38-07142牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年1月19日
CY2310ANZ
销摘要
名字
V
DD
V
SS
V
DDIIC
V
SSIIC
BUF_IN
OE
SDATA
SCLK
SDRAM [ 0-3 ]
SDRAM [ 4-7 ]
SDRAM [ 8-9 ]
引脚
1, 5, 10, 19, 24, 28
4, 8, 12, 17, 21, 25
13
16
9
20
14
15
2, 3, 6, 7
22, 23, 26, 27
11, 18
描述
3.3V数字电源
地
串行接口电源
地面串行接口
输入时钟
输出使能，三态输出低电平时。内部上拉至V
DD
串行数据输入，内部上拉至V
DD
串行时钟输入，内部上拉至V
DD
SDRAM字节0的时钟输出
SDRAM字节1时钟输出
SDRAM字节2时钟输出
设备功能
OE
0
1
SDRAM [ 0-17 ]
高-Z
1个BUF_IN
串行配置地图
串行位将通过在下面的时钟驱动器中读取
顺序：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6,5 ，4， 3，2， 1，0
.
字节的N - 位7 ， 6,5 ，4， 3，2， 1，0
保留，未使用的位应设定为“0” 。
为CY2310ANZ串行接口地址为：
字节1 ： SDRAM的有效/无效注册
（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
----
第2位
第1位
位0
字节0 ： SDRAM的有效/无效注册
（ 1 =启用， 0 =禁用） ，默认值=启用
位
针＃
初始化为0
初始化为0
初始化为0
初始化为0
SDRAM3 （有效/无效）
SDRAM2 （有效/无效）
SDRAM1 （有效/无效）
SDRAM0 （有效/无效）
描述
第7位 -
第6位 -
第5位 -
第4位 -
位3 7
第2位6
第1位3
位0 2
针＃
27
26
23
22
--
--
--
--
描述
SDRAM7 （有效/无效）
SDRAM6 （有效/无效）
SDRAM5 （有效/无效）
SDRAM4 （有效/无效）
初始化为0
初始化为0
初始化为0
初始化为0
字节2 ： SDRAM的有效/无效注册
（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
18
11
--
--
--
--
--
--
描述
SDRAM9 （有效/无效）
SDRAM8 （有效/无效）
版权所有，开车到0
版权所有，开车到0
版权所有，开车到0
版权所有，开车到0
版权所有，开车到0
版权所有，开车到0
文件编号： 38-07142牧师* B
第2页8
CY2310ANZ
最大额定值
电源电压对地电位............... -0.5V至+ 7.0V
直流输入电压（除BUF_IN ） ........- 0.5V至V
DD
+ 0.5V
直流输入电压（ BUF_IN ） ............................ -0.5V至+ 7.0V
存储温度................................. -65
°
C至+150
°
C
结温................................................ 。 150
°
C
静电放电电压
（每MIL -STD -883方法3015 ） ............................. >2000V
工作条件
参数
V
DD
T
A
C
L
C
IN
t
PU
电源电压
工作温度（环境温度）
负载电容
输入电容
上电时间为所有V
DD
s到达到指定的最低电压
（功率坡道必须是单调）
0.05
描述
分钟。
3.135
0
20
马克斯。
3.465
70
30
7
50
单位
V
°
C
pF
pF
ms
电气特性
参数
V
IL
V
ILiic
V
IH
I
IL
I
IL
I
IH
V
OL
V
OH
I
DD
I
DD
I
DD
I
DD
I
DDS
描述
输入低电压
[1]
输入低电压
输入高
电压
[1]
V
IN
= 0V
V
IN
= 0V
V
IN
= V
DD
I
OL
= 25毫安
I
OH
= -36毫安
空载输出， 100 MHz的
加载输出， 100 MHz的
空载输出， 66.67 MHz的
加载输出， 66.67 MHz的
BUF_IN = V
DD
或V
SS
所有其他输入在V
DD
2.4
200
360
150
230
500
–10
输入低电平电流
（ BUF_IN输入）
输入低电平电流
（除BUF_IN引脚）
输入高电流
输出低电压
[2]
输出高
电压
[2]
电源电流
[2]
电源电流
电源电流
[2]
电源电流
电源电流
测试条件
除串行接口引脚
对于串行接口引脚只
2.0
–10
10
100
10
0.4
分钟。
马克斯。
0.8
0.7
单位
V
V
V
A
A
A
V
V
mA
mA
mA
mA
A
注意事项：
1. BUF_IN输入为V的阈值电压
DD
/2.
2.参数由设计和特性保证。不是100 ％生产测试。
文件编号： 38-07142牧师* B
第3页8
CY2310ANZ
开关特性
[3]
参数
占空比
t
3
t
4
t
5
t
6
t
7
t
8
t
9
名字
最大工作频率
[2, 4]
测试条件
测量1.5V
测量0.4V和2.4V之间
测量2.4V和0.4V之间
所有输出同样装
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
分钟。
45.0
0.9
0.9
1.0
1.0
1.0
1.0
典型值。
50.0
1.5
1.5
150
3.5
3.5
5
20
马克斯。
100
55.0
4.0
4.0
250
5.0
5.0
12
30
单位
兆赫
%
V / ns的
V / ns的
ps
ns
ns
ns
ns
= t
2
÷
t
1
上升沿率
[2]
下降沿率
[2]
输出到输出偏斜
[2]
SDRAM缓冲LH支柱。延迟
[2]
SDRAM缓冲HL支柱。延迟
[2]
SDRAM缓冲延迟启用
[2]
SDRAM缓冲禁用延迟
[2]
开关波形
占空比时序
t
1
t
2
1.5V
1.5V
1.5V
所有输出上升/下降时间
2.4V
0.4V
t
3
2.4V
0.4V
t
4
3.3V
0V
产量
输出输出扭曲
产量
1.5V
产量
t
5
1.5V
注意事项：
3.与负载输出指定的所有参数。
输入时钟的4占空比为50％。上升沿和下降沿率大于1V / ns的
文件编号： 38-07142牧师* B
第4页8
CY2310ANZ
3.3V的SDRAM缓冲区用于移动PC
有4个SO- DIMM内存模块
特点
■
■
■
■
■
■
■
■
■
■
功能说明
该CY2310ANZ是一个3.3V的缓冲设计，发布高
时钟速度在移动PC应用。该器件具有10个输出，
其中8个用于驱动多达四个SDRAM SO- DIMM内存模块。
其余的可用于外部反馈到锁相环（PLL） 。该
器件工作在3.3V ，输出可运行高达100 MHz ，从而
这使得它与奔腾II兼容
处理器。该
CY2310ANZ可以配合使用的CY2281或
类似的时钟合成为一个完整的奔腾II主板
的解决方案。
该CY2310ANZ还包括一个串行接口，可以
启用或禁用每个输出时钟。上电时，所有输出
时钟被使能。一个单独的输出使能脚 -
测试的ATE 。
一个输入端10的输出缓冲器和驱动器
最多支持四个SDRAM SO- DIMM内存模块
反馈两个额外的输出
串行接口用于输出控制
低偏移输出
高达100 MHz运行
多V
DD
和V
SS
引脚降噪
专用OE引脚用于测试
节省空间的28引脚SSOP封装
3.3V操作
逻辑框图
BUF_IN
SDRAM0
SDRAM1
SDRAM2
SDRAM3
串行接口
解码
SCLOCK
SDRAM4
SDRAM5
SDRAM6
SDRAM7
SDRAM8
SDRAM9
SDATA
OE
赛普拉斯半导体公司
文件编号： 38-07142牧师* C
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2009年1月12日
[+ ]反馈
CY2310ANZ
设备功能
OE
0
1
SDRAM [ 0-17 ]
高-Z
1个BUF_IN
字节1 ： SDRAM的有效/无效注册
（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
PIN号
27
26
23
22
--
--
--
--
描述
SDRAM7 （有效/无效）
SDRAM6 （有效/无效）
SDRAM5 （有效/无效）
SDRAM4 （有效/无效）
初始化为0
初始化为0
初始化为0
初始化为0
串行配置地图
■
串行比特被读通过按以下顺序的时钟驱动器：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6,5 ，4， 3，2， 1，0
字节的N - 位7 ， 6,5 ，4， 3，2， 1，0
■
■
保留的和未使用的位应被编程为“0”。
为CY2310ANZ串行接口地址为：
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
----
字节2 ： SDRAM的有效/无效注册
（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
PIN号
18
11
--
--
--
--
--
--
描述
SDRAM9 （有效/无效）
SDRAM8 （有效/无效）
版权所有，开车到0
版权所有，开车到0
版权所有，开车到0
版权所有，开车到0
版权所有，开车到0
版权所有，开车到0
字节0 ： SDRAM的有效/无效注册
（ 1 =启用， 0 =禁用） ，默认值=启用
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针
号
--
--
--
--
7
6
3
2
初始化为0
初始化为0
初始化为0
初始化为0
SDRAM3 （有效/无效）
SDRAM2 （有效/无效）
SDRAM1 （有效/无效）
SDRAM0 （有效/无效）
描述
文件编号： 38-07142牧师* C
第3 9
[+ ]反馈
CY2310ANZ
最大额定值
电源电压对地电位................- 0.5V至+ 7.0V
直流输入电压（除BUF_IN ） ...... -0.5V到V
DD
+ 0.5V
直流输入电压（ BUF_IN ） ............................- 0.5V至+ 7.0V
存储温度................................. -65
°
C至+150
°
C
结温................................................ 。 150
°
C
静电放电电压
（每MIL -STD -883方法3015 ） ............................. >2000V
工作条件
参数
V
DD
T
A
C
L
C
IN
t
PU
电源电压
工作温度（环境温度）
负载电容
输入电容
上电时所有V
DD
s到达到指定的最低电压
（功率坡道必须是单调）
0.05
描述
民
3.135
0
20
最大
3.465
70
30
7
50
单位
V
°
C
pF
pF
ms
电气特性
参数
V
IL
V
ILiic
V
IH
I
IL
I
IL
I
IH
V
OL
V
OH
I
DD
I
DD
I
DD
I
DD
I
DDS
.
描述
输入低电压
[1]
输入低电压
输入高电压
[1]
输入低电平电流
（ BUF_IN输入）
输入低电平电流
（除BUF_IN引脚）
输入高电流
输出低电压
[2]
输出高电压
[2]
供应
当前
[2]
电源电流
电源电流
[2]
电源电流
电源电流
V
IN
= 0V
V
IN
= 0V
V
IN
= V
DD
I
OL
= 25毫安
I
OH
= -36毫安
空载输出， 100 MHz的
加载输出， 100 MHz的
空载输出， 66.67 MHz的
加载输出， 66.67 MHz的
BUF_IN = V
DD
或V
SS
所有其他输入在V
DD
2.4
200
360
150
230
500
–10
测试条件
除串行接口引脚
对于串行接口引脚只
2.0
–10
10
100
10
0.4
民
最大
0.8
0.7
单位
V
V
V
μA
μA
μA
V
V
mA
mA
mA
mA
μA
笔记
1. BUF_IN输入为V的阈值电压
DD
/2.
2.参数由设计和特性保证。不是100 ％生产测试
文件编号： 38-07142牧师* C
第4页第9
[+ ]反馈
CY2310ANZ
开关特性
[3]
参数
名字
最大工作频率
占空比
[2, 4]
= t
2
÷
t
1
t
3
t
4
t
5
t
6
t
7
t
8
t
9
上升沿率
[2]
下降沿率
[2]
输出到输出偏斜
[2]
SDRAM缓冲LH支柱。延迟
[2]
SDRAM缓冲HL支柱。延迟
[2]
SDRAM缓冲延迟启用
[2]
SDRAM缓冲禁用延迟
[2]
测量1.5V
测量0.4V和2.4V之间
测量2.4V和0.4V之间
所有输出同样装
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
1.0
1.0
1.0
1.0
45.0
0.9
0.9
50.0
1.5
1.5
150
3.5
3.5
5
20
测试条件
民
典型值
最大
100
55.0
4.0
4.0
250
5.0
5.0
12
30
单位
兆赫
%
V / ns的
V / ns的
ps
ns
ns
ns
ns
开关波形
图2.占空比时序
t
1
t
2
1.5V
1.5V
1.5V
图3.所有输出上升/下降时间
2.4V
0.4V
t
3
2.4V
0.4V
t
4
3.3V
0V
产量
图4.输出输出扭曲
1.5V
产量
产量
t
5
1.5V
笔记
3.与负载输出指定的所有参数。
输入时钟的4占空比为50％。上升沿和下降沿率大于1V / N
文件编号： 38-07142牧师* C
第5 9
[+ ]反馈
QQ：2880707522 复制
