【CY2305 ， CY2309低成本3.3 V零延迟缓冲器特点■功能说明该CY2309是设计成一种低】,IC型号CY2305SC-1,CY2305SC-1 PDF资料,CY2305SC-1经销商,ic,电子元器件-51电子网

CY2305 ， CY2309

低成本3.3 V零延迟缓冲器

特点

■

功能说明

该CY2309是设计成一种低成本的3.3 -V的零延迟缓冲器

分配高速时钟，并采用16引脚SOIC或

TSSOP封装。该CY2305是的8引脚版本

CY2309 。它接受一个参考输入，并可提供五种低

歪斜的时钟。每个器件的-1H版本高达操作

100- / 133 MHz的频率，并具有传动比更高-1

设备。所有部件具有片上PLL的哪个锁定到输入时钟

REF引脚。 PLL反馈是在芯片上，并获得

从CLKOUT垫。

该CY2309具有两个银行的每个四个输出，它可以是

通过选择输入来控制，如图中

“选择输入

解码为CY2309 “

第4页。如果所有的输出时钟都没有

需要， BankB可三态的。选择输入还

允许的输入时钟被直接施加到芯片的输出

和系统测试目的。

该CY2305和CY2309的PLL进入掉电模式时，

还有在REF输入没有上升沿。在这种状态下，

输出三态并且PLL被关断，从而导致

小于25.0

μA

电流消耗这些零件。该CY2309 PLL

在一个另外的情况下关闭，如图中

“选择输入

解码为CY2309 “

第4页。

多CY2305和CY2309设备可以接受相同的输入

时钟和分发。在这种情况下，输出之间的偏斜

的两个设备被保证是小于700 ps的。

该CY2305 / CY2309有两个或三个不同的

构，如图

“订购信息CY2305 ”

第13页上的CY2305-1 / CY2309-1是基础部分。该

CY2305-1H / CY2309-1H是-1的高驱动版本，

它的上升和下降时间比-1快得多。

不建议用于新设计。该CY2305C和

CY2309C的外形，装配，功能与兼容设备

改进规范。

10 MHz至100/133 MHz的工作范围内，与CPU的兼容

和PCI总线频率

零输入输出传输延迟

60 ps的典型周期到周期抖动（高驱动器）

多个低输出偏斜

85 ps的典型输出至输出扭曲

一个输入驱动五个输出（ CY2305 ）

一个输入驱动器9输出，归纳为4 + 4 + 1 （ CY2309 ）

兼容奔腾的系统

测试模式旁路锁相环（ PLL ）（ CY2309 ）

包：

8针， 150密耳SOIC封装（ CY2305 ）

16引脚150密耳SOIC或4.4毫米TSSOP （ CY2309 ）

3.3 V操作

商用和工业温度范围

■

逻辑框图

PLL

REF

MUX

CLKOUT

CLKA1

CLKA2

CLKA3

CLKA4

CLKB1

选择输入

解码

CLKB2

CLKB3

CLKB4

赛普拉斯半导体公司

文件编号： 38-07140牧师* M

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2011年1月28日

[+ ]反馈

CY2305 ， CY2309

引脚分配................................................. ............................. 3

选择输入解码为CY2309 .................................. 4

零延迟和偏移控制.......................................... 4

绝对最大条件....................................... 5

工作条件CY2305SC -XX和CY2309SC -XX

商业温度装置.................................. 5

电气特性CY2305SC -XX和

CY2309SC -XX商业温度装置......... 5

开关特性CY2305SC -1和CY2309SC - 1

商业温度装置.................................. 5

开关特性的CY2305SC - 1H和

CY2309SC - 1H商用温度装置6 .........

工作条件CY2305SI -XX和CY2309SI -XX在 -

dustrial温度装置......................................... 6

电气特性CY2305SI -XX和

CY2309SI -XX工业温度装置............... 7

开关特性CY2305SI -1和CY2309SI - 1

工业温度装置...................................... 7

开关特性的CY2305SI - 1H和

CY2309SI - 1H工业温度装置............... 8

开关波形................................................ ...... 8

典型的占空比和我

趋势CY2305-1和

CY2309-1 ............................................... ........................... 10

典型的占空比和国际长途的趋势和CY2305-1H

CY2309-1H ............................................... ........................ 11

测试电路................................................ .................... 12

订购信息CY2305 .................................. 13

订购信息CY2309 .................................. 13

订购代码定义......................................... 14

封装图纸和尺寸............................... 15

与缩略语................................................. ....................... 17

文档约定................................................ 17

计量单位............................................... ........ 17

文档历史记录页............................................... .. 18

销售，解决方案和法律信息...................... 19

全球销售和设计支持....................... 19

产品................................................. ................... 19

的PSoC解决方案................................................ ......... 19

文件编号： 38-07140牧师* M

第19 2

[+ ]反馈

CY2305 ， CY2309

引脚配置

图1.引脚图 - CY2305

REF

CLK2

CLK1

GND

CLKOUT

CLK4

CLK3

表1.引脚说明为CY2305

针

REF

[1]

CLK2

[2]

CLK1

[2]

GND

CLK3

[2]

CLK4

[2]

CLKOUT

[2]

信号

缓冲时钟输出

地

缓冲时钟输出

3.3 V电源

缓冲时钟输出

缓冲时钟输出，在这个引脚内部反馈

描述

输入参考频率， 5 V容限输入

图2.引脚图 - CY2309

REF

CLKA1

CLKA2

GND

CLKB1

CLKB2

CLKOUT

CLKA4

CLKA3

GND

CLKB4

CLKB3

表2.引脚说明为CY2309

针

REF

[1]

CLKA1

[2]

CLKA2

[2]

GND

CLKB1

[2]

CLKB2

[2]

[3]

CLKB3

[2]

CLKB4

[2]

GND

信号

缓冲时钟输出， A银行

3.3 V电源

地

缓冲时钟输出， B银行

选择输入， 2位

选择输入， 1位

缓冲时钟输出， B银行

地

描述

输入参考频率， 5 V容限输入

笔记

1.弱上拉了下来。

2.弱上拉下来的所有输出。

3.弱上拉跌宕这些输入。

文件编号： 38-07140牧师* M

第19 3

[+ ]反馈

CY2305 ， CY2309

表2.引脚说明为CY2309

针

CLKA3

[4]

CLKA4

[4]

CLKOUT

[4]

信号

3.3 V电源

缓冲时钟输出， A银行

缓冲输出，在这个引脚内部反馈

描述

选择输入解码为CY2309

时钟A1A4

三态

驱动的

时钟B1B4

三态

驱动的

CLKOUT

[5]

驱动的

输出源

PLL

参考

PLL

PLL关闭

图3. REF 。输入CLKA / CLKB延迟 - CLKOUT和CLKA / CLKB引脚之间的差异加载

零延迟和偏移控制

所有的输出必须被均匀地加载，实现零延迟的输入和输出之间。由于CLKOUT引脚是内部

反馈到PLL ，它的相对负载可调节的输入 - 输出延迟。这示于上述的图。

对于需要零输入输出延时的应用，所有的输出，包括CLKOUT ，必须平等地加载。即使CLKOUT不

用过的，它必须有一个容性负载，等同于其他的输出，以获得零输入 - 输出延迟。如果输入到输出的延迟

调整是必需的，使用

科幻gure 3

计算之间的CLKOUT引脚和其他输出负载的差异。

对于零输出，输出偏斜时，一定要加载的所有输出一样。欲了解更多信息，请参考应用笔记标题为“ CY2305

和CY2309作为PCI和SDRAM缓冲区“ 。

笔记

4.弱上拉下来的所有输出

5.本输出被驱动并具有用于PLL的内部反馈。有关此输出所述负荷可以被调整，以改变它的参考和输出之间所述歪斜。

文件编号： 38-07140牧师* M

第19 4

[+ ]反馈

CY2305 ， CY2309

绝对最大条件

电源电压为地电位...............- 0.5 V至7.0 V

直流输入电压（ REF除外） .......... -0.5 V到V

+ 0.5 V

直流输入电压REF ........................................- 0.5 V至7 V

存储温度.................................. -65 ° C至+ 150°C

结温................................................ .. 150℃

静电放电电压

（每MIL -STD -883方法3015 ） .......................... > 2000 V

工作条件CY2305SC -XX和CY2309SC -XX商业温度装置

参数

电源电压

工作温度（环境温度）

负载电容，低于100 MHz的

负载电容，从100 MHz到133 MHz的

输入电容

上电时间为所有V

s至达到规定的最低电压（电源

坡道必须是单调）

描述

民

3.0

–

0.05

最大

3.6

单位

°C

电气特性CY2305SC -XX和CY2309SC -XX商用温度

器件

参数

描述

输入低电压

[6]

输入高电压

[6]

输入低电平电流

输入高电流

输出低电压

[7]

输出高电压

[7]

= 0 V

= V

= 8 MA（ -1 ）

OH =

12毫安（ -1H ）

= -8毫安（ -1 ）

= -12毫安（ -1H ）

REF = 0兆赫

在66.67 MHz的空载输出，

SEL输入在V

测试条件

民

–

2.0

–

2.4

–

最大

0.8

–

50.0

100.0

0.4

–

12.0

32.0

单位

μA

（ PD模式）掉电电源电流

电源电流

开关特性CY2305SC -1和CY2309SC - 1商用温度

器件

参数

[9]

名字

输出频率

占空比

[7]

= t

上升时间

[7]

下降时间

[7]

输出至输出扭曲

[7]

延迟，楼盘上升沿

CLKOUT上升沿

[7]

测试条件

30 pF负载

10 pF负载

测得为1.4 V，F

OUT

66.67 MHz的

测得的0.8 V和2.0 V之间

所有输出同样装

测量V

民

40.0

–

典型值。

–

50.0

–

最大

100

133.33

60.0

2.50

250

±350

单位

兆赫

笔记

6. REF的输入为V的阈值电压

/2.

7.参数是通过设计和特性保证。不是100 ％生产测试。

文件编号： 38-07140牧师* M

第19 5

[+ ]反馈

CY2305

CY2309

低成本3.3V零延迟缓冲器

特点

■

功能说明

该CY2309是设计成一种低成本3.3V零延迟缓冲器

分配高速时钟，并采用16引脚SOIC或

TSSOP封装。该CY2305是的8引脚版本

CY2309 。它接受一个参考输入，并驱动了5

低偏移时钟。每个器件的-1H版本在向上操作

以100- / 133 MHz的频率，并具有传动比更高-1

设备。所有部件具有片上PLL的哪个锁定到输入时钟

REF引脚。 PLL反馈是在芯片上，并获得

从CLKOUT垫。

该CY2309具有两个银行的每个四个输出，它可以是

通过如图所示的“选择输入的选择输入端的控制

解码“第3页上的表。如果所有的输出时钟是不需要的，

BankB可三态的。选择输入还允许输入

时钟被直接施加到输出端为芯片和系统

测试目的。

该CY2305和CY2309的PLL进入掉电模式时，

还有在REF输入没有上升沿。在这种状态下，

输出三态并且PLL被关断，从而导致

小于25.0

μA

电流消耗这些零件。该CY2309 PLL

在一个另外的情况下关闭，如图中的表所示。

多CY2305和CY2309设备可以接受相同的输入

时钟和分发。在这种情况下，输出之间的偏斜

的两个设备被保证是小于700 ps的。

该CY2305 / CY2309有两个/三个不同的可

的配置，如图中的订购信息（第10页）。

该CY2305-1 / CY2309-1是基部。该CY2305-1H /

CY2309-1H是-1的高驱动版本，它的兴起和

下降时间小于-1的速度要快得多。

10 MHz至100- / 133 MHz的工作范围，与CPU兼容

和PCI总线频率

零输入输出传输延迟

60 ps的典型周期到周期抖动（高驱动器）

多个低抖动输出

85 ps的典型输出至输出扭曲

一个输入驱动五个输出（ CY2305 ）

一个输入驱动器9输出，归纳为4 + 4 + 1 （ CY2309 ）

兼容奔腾的系统

只有测试模式绕过锁相环（ PLL ）（ CY2309

[见“选择输入解码”第3页] ）

提供节省空间的16引脚150密耳SOIC或4.4毫米

TSSOP封装（ CY2309 ），以及8引脚， 150密耳SOIC封装

(CY2305)

3.3V操作

提供工业级温度

■

逻辑框图

PLL

REF

MUX

CLKOUT

CLKA1

CLKA2

CLKA3

CLKA4

CLKB1

选择输入

解码

CLKB2

CLKB3

CLKB4

赛普拉斯半导体公司

文件编号： 38-07140牧师* I

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2008年9月18日

[+ ]反馈

CY2305

CY2309

引脚配置

图1.引脚图 - CY2305

REF

CLK2

CLK1

GND

CLKOUT

CLK4

CLK3

表1.引脚说明为CY2305

针

REF

[1]

CLK2

[2]

CLK1

[2]

GND

CLK3

[2]

CLK4

[2]

CLKOUT

[2]

信号

缓冲时钟输出

地

缓冲时钟输出

3.3V电源

缓冲时钟输出

缓冲时钟输出，在这个引脚内部反馈

描述

输入参考频率， 5V容限输入

图2.引脚图 - CY2309

REF

CLKA1

CLKA2

GND

CLKB1

CLKB2

CLKOUT

CLKA4

CLKA3

GND

CLKB4

CLKB3

表2.引脚说明为CY2309

针

REF

[1]

CLKA1

[2]

CLKA2

[2]

GND

CLKB1

[2]

CLKB2

[2]

[3]

CLKB3

[2]

CLKB4

[2]

GND

信号

缓冲时钟输出， A银行

3.3V电源

地

缓冲时钟输出， B银行

选择输入， 2位

选择输入， 1位

缓冲时钟输出， B银行

地

描述

输入参考频率， 5V容限输入

笔记

1.弱上拉了下来。

2.弱上拉下来的所有输出。

3.弱上拉跌宕这些输入。

文件编号： 38-07140牧师* I

分页： 15 2

[+ ]反馈

CY2305

CY2309

表2.引脚说明为CY2309

针

CLKA3

[2]

CLKA4

[2]

CLKOUT

[2]

信号

3.3V电源

缓冲时钟输出， A银行

缓冲输出，在这个引脚内部反馈

描述

选择输入解码为CY2309

时钟A1A4

三态

驱动的

时钟B1B4

三态

驱动的

CLKOUT

[4]

驱动的

输出源

PLL

参考

PLL

PLL关闭

图3. REF 。输入CLKA / CLKB延迟 - CLKOUT和CLKA / CLKB引脚之间的差异加载

零延迟和偏移控制

所有的输出必须被均匀地加载，实现零延迟的输入和输出之间。由于CLKOUT引脚是内部

反馈到PLL ，它的相对负载可调节的输入 - 输出延迟。这示于上述的图。

对于需要零输入输出延时的应用，所有的输出，包括CLKOUT ，必须平等地加载。即使CLKOUT不

用过的，它必须有一个容性负载，等同于其他的输出，以获得零输入 - 输出延迟。如果输入到输出的延迟

调整是必需的，用上面的曲线图，计算之间的CLKOUT引脚与其它输出负载的差异。

对于零输出，输出偏斜时，一定要加载的所有输出一样。欲了解更多信息，请参考应用笔记题为“ CY2305

和CY2309作为PCI和SDRAM缓冲区“ 。

笔记

4.该输出被驱动并具有用于PLL的内部反馈。在此输出上的负载可以被调节以改变基准和输出之间的偏移。

文件编号： 38-07140牧师* I

第15 3

[+ ]反馈

CY2305

CY2309

绝对最大条件

电源电压对地电位................- 0.5V至+ 7.0V

直流输入电压（ REF除外） ............ -0.5V到V

+ 0.5V

直流输入电压REF .........................................- 0.5V至7V

存储温度................................. -65 ° C至+ 150°C

结温................................................ 。 150℃

静电放电电压

（每MIL -STD -883方法3015 ） ........................... > 2,000V

工作条件CY2305SC -XX和CY2309SC -XX商业温度装置

参数

电源电压

工作温度（环境温度）

负载电容，低于100 MHz的

负载电容，从100 MHz到133 MHz的

输入电容

上电时所有V

s到达到指定的最低电压

（功率坡道必须是单调）

描述

民

3.0

–

0.05

最大

3.6

单位

°C

电气特性CY2305SC -XX和CY2309SC -XX商用温度

器件

参数

描述

输入低电压

[5]

输入高电压

[5]

输入低电平电流

输入高电流

输出低电压

[6]

输出高电压

[6]

= 0V

= V

= 8 MA（ -1 ）

OH =

12毫安（ -1H ）

= -8毫安（ -1 ）

= -12毫安（ -1H ）

REF = 0兆赫

在66.67 MHz的空载输出，

SEL输入在V

测试条件

民

–

2.0

–

2.4

–

最大

0.8

–

50.0

100.0

0.4

–

25.0

32.0

单位

μA

（ PD模式）掉电电源电流

电源电流

开关特性CY2305SC -1和CY2309SC - 1商用温度

器件

参数

[7]

名字

输出频率

占空比

[6]

= t

上升时间

[6]

下降时间

[6]

输出到输出偏斜

[6]

延迟，楼盘上升沿

CLKOUT上升沿

[6]

测试条件

30 pF负载

10 pF负载

测量1.4V ，女

OUT

= 66.67

兆赫

测量0.8V之间

2.0V

测量0.8V之间

2.0V

所有输出同样装

测量V

民

40.0

–

典型值。

–

50.0

–

最大

100

133.33

60.0

2.50

250

±350

单位

兆赫

笔记

5. REF的输入为V的阈值电压

/2.

6.参数是通过设计和特性保证。不是100 ％生产测试。

文件编号： 38-07140牧师* I

第15 4

[+ ]反馈

CY2305

CY2309

开关特性CY2305SC -1和CY2309SC - 1商用温度

器件

参数

[7]

名字

延迟，楼盘上升沿

CLKOUT上升沿

[6]

设备到设备斜

[6]

循环周期抖动

[6]

PLL锁定时间

[6]

测试条件

测量V

/ 2 。测量

PLL旁路模式， CY2309

唯一设备。

测量V

/ 2上

器件的引脚CLKOUT

测得66.67兆赫，装

输出

稳定的电源，有效的时钟

呈现在REF引脚

民

典型值。

最大

8.7

单位

LOCK

–

700

200

1.0

开关特性的CY2305SC - 1H和CY2309SC - 1H商用温度

器件

参数

[7]

名字

输出频率

占空比

[6]

= t

上升时间

[6]

下降时间

[6]

输出到输出偏斜

[6]

延迟，楼盘上升沿

CLKOUT上升沿

[6]

延迟，楼盘上升沿

CLKOUT上升沿

[6]

设备到设备斜

[6]

输出压摆率

[6]

循环周期抖动

[6]

PLL锁定时间

[6]

30 pF负载

10 pF负载

测量1.4V ，女

OUT

= 66.67 MHz的

测量0.8V和2.0V之间

所有输出同样装

测量V

/ 2 。测量

PLL旁路模式， CY2309设备

只。

测量V

/ 2上的CLKOUT

器件的引脚

测量0.8V和2.0V之间

使用测试电路＃ 2

测得66.67兆赫，装

输出

稳定的电源，有效的时钟

呈现在REF引脚

描述

民

40.0

–

典型值。

–

50.0

–

最大

100

133.33

60.0

1.50

250

±350

8.7

单位

兆赫

LOCK

–

700

V / ns的

200

1.0

工作条件CY2305SI -XX和CY2309SI -XX工业温度装置

参数

电源电压

工作温度（环境温度）

负载电容，低于100 MHz的

负载电容，从100 MHz到133 MHz的

输入电容

描述

民

3.0

–40

–

最大

3.6

单位

°C

记

7.与负载输出指定的所有参数。

文件编号： 38-07140牧师* I

第15个5

[+ ]反馈

CY2305 ， CY2309

低成本3.3V零延迟缓冲器

特点

■

功能说明

该CY2309是设计成一种低成本3.3V零延迟缓冲器

分配高速时钟，并采用16引脚SOIC或

TSSOP封装。该CY2305是的8引脚版本

CY2309 。它接受一个参考输入，并可提供五种低

歪斜的时钟。每个器件的-1H版本高达操作

100- / 133 MHz的频率，并具有传动比更高-1

设备。所有部件具有片上PLL的哪个锁定到输入时钟

REF引脚。 PLL反馈是在芯片上，并获得

从CLKOUT垫。

该CY2309具有两个银行的每个四个输出，它可以是

通过如图所示的“选择输入的选择输入端的控制

解码“第3页上的表。如果所有的输出时钟是不需要的，

BankB可三态的。选择输入还允许输入

时钟被直接施加到输出端为芯片和系统

测试目的。

该CY2305和CY2309的PLL进入掉电模式时，

还有在REF输入没有上升沿。在这种状态下，

输出三态并且PLL被关断，从而导致

小于25.0

μA

电流消耗这些零件。该CY2309 PLL

在一个另外的情况下关闭，如图中的表所示。

多CY2305和CY2309设备可以接受相同的输入

时钟和分发。在这种情况下，输出之间的偏斜

的两个设备被保证是小于700 ps的。

该CY2305 / CY2309有两个/三个不同的可

的配置，如图中的订购信息（第10页）。

该CY2305-1 / CY2309-1是基部。该CY2305-1H /

CY2309-1H是-1的高驱动版本，它的兴起和

下降时间小于-1的速度要快得多。

10 MHz至100/133 MHz的工作范围内，与CPU的兼容

和PCI总线频率

零输入输出传输延迟

60 ps的典型周期到周期抖动（高驱动器）

多个低输出偏斜

85 ps的典型输出至输出扭曲

一个输入驱动五个输出（ CY2305 ）

一个输入驱动器9输出，归纳为4 + 4 + 1 （ CY2309 ）

兼容奔腾的系统

只有测试模式绕过锁相环（ PLL ）（ CY2309

[见“选择输入解码”第3页] ）

提供节省空间的16引脚150密耳SOIC或4.4毫米

TSSOP封装（ CY2309 ），以及8引脚， 150密耳SOIC封装

(CY2305)

3.3V操作

提供工业级温度

■

逻辑框图

PLL

REF

MUX

CLKOUT

CLKA1

CLKA2

CLKA3

CLKA4

CLKB1

选择输入

解码

CLKB2

CLKB3

CLKB4

赛普拉斯半导体公司

文件编号： 38-07140牧师*

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2009年3月12日

[+ ]反馈

CY2305 ， CY2309

引脚配置

图1.引脚图 - CY2305

REF

CLK2

CLK1

GND

CLKOUT

CLK4

CLK3

表1.引脚说明为CY2305

针

REF

[1]

CLK2

[2]

CLK1

[2]

GND

CLK3

[2]

CLK4

[2]

CLKOUT

[2]

信号

缓冲时钟输出

地

缓冲时钟输出

3.3V电源

缓冲时钟输出

缓冲时钟输出，在这个引脚内部反馈

描述

输入参考频率，可承受5V输入

图2.引脚图 - CY2309

REF

CLKA1

CLKA2

GND

CLKB1

CLKB2

CLKOUT

CLKA4

CLKA3

GND

CLKB4

CLKB3

表2.引脚说明为CY2309

针

REF

[1]

CLKA1

[2]

CLKA2

[2]

GND

CLKB1

[2]

CLKB2

[2]

[3]

CLKB3

[2]

CLKB4

[2]

GND

信号

缓冲时钟输出， A银行

3.3V电源

地

缓冲时钟输出， B银行

选择输入， 2位

选择输入， 1位

缓冲时钟输出， B银行

地

描述

输入参考频率，可承受5V输入

笔记

1.弱上拉了下来。

2.弱上拉下来的所有输出。

3.弱上拉跌宕这些输入。

文件编号： 38-07140牧师*

分页： 15 2

[+ ]反馈

CY2305 ， CY2309

表2.引脚说明为CY2309

针

CLKA3

[2]

CLKA4

[2]

CLKOUT

[2]

信号

3.3V电源

缓冲时钟输出， A银行

缓冲输出，在这个引脚内部反馈

描述

选择输入解码为CY2309

时钟A1A4

三态

驱动的

时钟B1B4

三态

驱动的

CLKOUT

[4]

驱动的

输出源

PLL

参考

PLL

PLL关闭

图3. REF 。输入CLKA / CLKB延迟 - CLKOUT和CLKA / CLKB引脚之间的差异加载

零延迟和偏移控制

所有的输出必须被均匀地加载，实现零延迟的输入和输出之间。由于CLKOUT引脚是内部

反馈到PLL ，它的相对负载可调节的输入 - 输出延迟。这示于上述的图。

对于需要零输入输出延时的应用，所有的输出，包括CLKOUT ，必须平等地加载。即使CLKOUT不

用过的，它必须有一个容性负载，等同于其他的输出，以获得零输入 - 输出延迟。如果输入到输出的延迟

调整是必需的，用上面的曲线图，计算之间的CLKOUT引脚与其它输出负载的差异。

对于零输出，输出偏斜时，一定要加载的所有输出一样。欲了解更多信息，请参考应用笔记标题为“ CY2305

和CY2309作为PCI和SDRAM缓冲区“ 。

记

4.该输出被驱动并具有用于PLL的内部反馈。在此输出上的负载可以被调节以改变基准和输出之间的偏移。

文件编号： 38-07140牧师*

第15 3

[+ ]反馈

CY2305 ， CY2309

绝对最大条件

电源电压对地电位................- 0.5V至+ 7.0V

直流输入电压（ REF除外） ............ -0.5V到V

+ 0.5V

直流输入电压REF .........................................- 0.5V至7V

存储温度................................. -65 ° C至+ 150°C

结温................................................ 。 150℃

静电放电电压

（每MIL -STD -883方法3015 ） ........................... > 2,000V

工作条件CY2305SC -XX和CY2309SC -XX商业温度装置

参数

电源电压

工作温度（环境温度）

负载电容，低于100 MHz的

负载电容，从100 MHz到133 MHz的

输入电容

上电时所有V

s至达到规定的最低电压（电源

坡道必须是单调）

描述

民

3.0

–

0.05

最大

3.6

单位

°C

电气特性CY2305SC -XX和CY2309SC -XX商用温度

器件

参数

描述

输入低电压

[5]

输入高电压

[5]

输入低电平电流

输入高电流

输出低电压

[6]

输出高电压

[6]

= 0V

= V

= 8 MA（ -1 ）

OH =

12毫安（ -1H ）

= -8毫安（ -1 ）

= -12毫安（ -1H ）

REF = 0兆赫

在66.67 MHz的空载输出，

SEL输入在V

测试条件

民

–

2.0

–

2.4

–

最大

0.8

–

50.0

100.0

0.4

–

12.0

32.0

单位

μA

（ PD模式）掉电电源电流

电源电流

开关特性CY2305SC -1和CY2309SC - 1商用温度

器件

参数

[7]

名字

输出频率

占空比

[6]

= t

上升时间

[6]

下降时间

[6]

输出到输出偏斜

[6]

延迟，楼盘上升沿

CLKOUT上升沿

[6]

测试条件

30 pF负载

10 pF负载

测量1.4V ，女

OUT

= 66.67

兆赫

测量0.8V和2.0V之间

所有输出同样装

测量V

民

40.0

–

典型值。

–

50.0

–

最大

100

133.33

60.0

2.50

250

±350

单位

兆赫

笔记

5. REF的输入为V的阈值电压

/2.

6.参数是通过设计和特性保证。不是100 ％生产测试。

文件编号： 38-07140牧师*

第15 4

[+ ]反馈

CY2305 ， CY2309

开关特性CY2305SC -1和CY2309SC - 1商用温度

器件

参数

[7]

名字

延迟，楼盘上升沿

CLKOUT上升沿

[6]

设备到设备斜

[6]

循环周期抖动

[6]

PLL锁定时间

[6]

测试条件

测量V

/ 2 。测量

PLL旁路模式， CY2309设备

只。

测量V

/ 2上

器件的引脚CLKOUT

测得66.67兆赫，装

输出

稳定的电源，有效的时钟

呈现在REF引脚

民

典型值。

最大

8.7

单位

LOCK

–

700

200

1.0

开关特性的CY2305SC - 1H和CY2309SC - 1H商用温度

器件

参数

[7]

名字

输出频率

占空比

[6]

= t

占空比

[6]

= t

上升时间

[6]

下降时间

[6]

输出到输出偏斜

[6]

延迟，楼盘上升沿

CLKOUT上升沿

[6]

延迟，楼盘上升沿

CLKOUT上升沿

[6]

设备到设备斜

[6]

输出压摆率

[6]

循环周期抖动

[6]

PLL锁定时间

[6]

30 pF负载

10 pF负载

测量1.4V ，女

OUT

= 66.67 MHz的

测量1.4V ，女

OUT

＆ LT ; 50兆赫

测量0.8V和2.0V之间

所有输出同样装

测量V

/ 2 。测量

PLL旁路模式， CY2309设备

只。

测量V

/ 2上的CLKOUT

器件的引脚

测量0.8V和2.0V之间

使用测试电路＃ 2

测得66.67兆赫，装

输出

稳定的电源，有效的时钟

呈现在REF引脚

描述

民

40.0

45.0

–

典型值。

–

50.0

–

最大

100

133.33

60.0

55.0

1.50

250

±350

8.7

单位

兆赫

LOCK

–

700

V / ns的

200

1.0

工作条件CY2305SI -XX和CY2309SI -XX工业温度装置

参数

电源电压

工作温度（环境温度）

负载电容，低于100 MHz的

负载电容，从100 MHz到133 MHz的

输入电容

描述

民

3.0

–40

–

最大

3.6

单位

°C

记

7.与负载输出指定的所有参数。

文件编号： 38-07140牧师*

第15个5

[+ ]反馈

CY2305

CY2309

低成本3.3V零延迟缓冲器

特点

10 MHz至100- / 133 - MHz的工作范围，兼容

与CPU和PCI总线频率

零输入输出传输延迟

60 ps的典型周期到周期抖动（高驱动器）

多低偏移输出

- 85 ps的典型输出至输出扭曲

- 一个输入驱动五个输出（ CY2305 ）

- 一个输入驱动器9输出，归纳为4 + 4 + 1

(CY2309)

兼容

奔腾

基于系统

测试模式绕过锁相环（ PLL ）（ CY2309

只有[见“选择输入解码”第2页] ）

提供节省空间的16引脚150密耳SOIC或

4.4毫米TSSOP封装（ CY2309 ），以及8引脚， 150万

SOIC封装（ CY2305 ）

3.3V工作电压

工业应用温度

CY2309 。它接受一个参考输入，并驱动了5

低偏移时钟。每个器件的-1H版本在操作

高达100- / 133 - MHz的频率，并具有传动比更高

-1装置。所有部件都有片上锁相环它锁定到一个

REF引脚输入时钟。 PLL反馈是芯片和

从CLKOUT垫被获得。

该CY2309具有四个输出两个各银行，它可以

如图所示，在“选择输入的选择输入被控制

解码“第2页上的表。如果所有的输出时钟是不需要的，

BankB可三态的。选择输入还允许

输入时钟被直接施加到所述输出端对芯片和

系统测试目的。

该CY2305和CY2309的PLL进入掉电模式

当有对REF输入没有上升沿。在这种状态下，

的输出三态并且PLL被关断，从而导致

在小于12.0

电流消耗为商业temper-的

ATURE设备和25.0

对于工业级温度的部件。该

CY2309 PLL关闭一个额外的情况下，如图

在下表中。

多CY2305和CY2309设备可以接受相同

输入时钟和分发。在这种情况下，之间的歪斜

的两个设备输出被保证是小于700 ps的。

该CY2305 / CY2309有两个/三个不同config-可用

urations ，如图中的排序信息（第10页）。该

CY2305-1 / CY2309-1是基部。该CY2305-1H /

CY2309-1H是-1的高驱动版本，它的兴起和

下降时间小于-1的速度要快得多。

功能说明

该CY2309是设计成一种低成本3.3V零延迟缓冲器

分配高速时钟，并采用16引脚SOIC

或TSSOP封装。该CY2305是的8引脚版本

框图

引脚配置

SOIC / TSSOP

顶视图

REF

CLKA1

CLKA2

GND

CLKB1

CLKB2

PLL

REF

MUX

CLKOUT

CLKA1

CLKA2

CLKA3

CLKA4

CLKOUT

CLKA4

CLKA3

GND

CLKB4

CLKB3

选择输入

解码

CLKB1

CLKB2

CLKB3

CLKB4

REF

CLK2

CLK1

GND

SOIC

顶视图

CLKOUT

CLK4

CLK3

赛普拉斯半导体公司

文件编号： 38-07140牧师* G

3901北一街

圣荷西

CA 95134

408-943-2600

修订后的2005年8月4日

CY2305

CY2309

引脚说明为CY2309

针

REF

[1]

CLKA1

GND

CLKB1

[2]

CLKB2

[2]

[3]

CLKB3

GND

CLKA3

[2]

CLKA4

[2]

CLKOUT

[2]

信号

缓冲时钟输出， A银行

3.3V电源

地

缓冲时钟输出， B银行

选择输入， 2位

选择输入， 1位

缓冲时钟输出， B银行

地

3.3V电源

缓冲时钟输出， A银行

描述

输入参考频率， 5V容限输入

CLKA2

[2]

CLKB4

[2]

缓冲输出，在这个引脚内部反馈

引脚说明为CY2305

针

REF

[1]

CLK2

[2]

CLK1

[2]

GND

CLK3

[2]

CLK4

[2]

CLKOUT

[2]

信号

缓冲时钟输出

地

缓冲时钟输出

3.3V电源

缓冲时钟输出

缓冲时钟输出，在这个引脚内部反馈

描述

输入参考频率， 5V容限输入

选择输入解码为CY2309

时钟A1A4

三态

驱动的

时钟B1B4

三态

驱动的

CLKOUT

[4]

驱动的

输出源

PLL

参考

PLL

PLL关闭

注意事项：

1.弱上拉了下来。

对所有输出2.弱上拉了下来。

在这些输入3.弱上拉。

4.该输出被驱动并具有用于PLL的内部反馈。在此输出上的负载可以被调节以改变基准和输出之间的偏移。

文件编号： 38-07140牧师* G

第14页2

CY2305

CY2309

REF 。输入CLKA / CLKB延迟 - CLKOUT和CLKA / CLKB引脚之间的差异加载

零延迟和偏移控制

所有输出应均匀加载，实现零延迟

在输入和输出之间。由于CLKOUT引脚是

内部反馈到PLL ，它的相对负载可调节

输入 - 输出延迟。这示于上述的图。

对于需要零输入输出延时的应用，所有的输出，

包括CLKOUT ，必须平等加载。即使CLKOUT

不使用时，它必须有一个容性负载，等同于上

其它输出，以获得零输入输出延迟。如果输入

输出延迟调整是必需的，使用上图

计算之间的CLKOUT引脚和负载的不同

其他输出。

对于零输出，输出偏斜时，一定要加载所有输出

同样。欲了解更多信息，请参考应用笔记

题为“ CY2305和CY2309作为PCI和SDRAM缓冲区。 ”

文件编号： 38-07140牧师* G

第14页3

CY2305

CY2309

绝对最大条件

电源电压对地电位............... -0.5V至+ 7.0V

直流输入电压（ REF除外） ............- 0.5V至V

+ 0.5V

直流输入电压REF ......................................... -0.5V至7V

存储温度................................. -65 ° C至+ 150°C

结温................................................ 。 150℃

静电放电电压

（每MIL -STD -883方法3015 ） ........................... > 2,000V

工作条件CY2305SC -XX和CY2309SC -XX商业温度装置

参数

电源电压

工作温度（环境温度）

负载电容，低于100 MHz的

负载电容，从100 MHz到133 MHz的

输入电容

上电时间为所有V

s到达到指定的最低电压

（功率坡道必须是单调）

描述

分钟。

3.0

–

0.05

马克斯。

3.6

单位

°C

电气特性CY2305SC -XX和CY2309SC -XX商业温度装置

参数

（ PD模式）

描述

输入低电压

[5]

输入高电压

[5]

输入低电平电流

输入高电流

输出低

电压

[6]

= 0V

= V

= 8 MA（ -1 ）

OH =

12毫安（ -1H ）

= -8毫安（ -1 ）

= -12毫安（ -1H ）

REF = 0兆赫

在66.67 MHz的空载输出，

SEL输入在V

测试条件

分钟。

–

2.0

–

2.4

–

马克斯。

0.8

–

50.0

100.0

0.4

–

12.0

32.0

单位

输出高电压

[6]

掉电电源电流

电源电流

开关特性的CY2305SC -1， CY2309SC - 1商业温度装置

[7]

参数

名字

输出频率

占空比

[6]

= t

LOCK

上升

秋天

时间

[6]

时间

[6]

30 pF负载

10 pF负载

测量1.4V ，女

OUT

= 66.67 MHz的

测量0.8V和2.0V之间

所有输出同样装

测试条件

分钟。

40.0

–

典型值。

–

50.0

–

马克斯。

100

133.33

60.0

2.50

250

±350

8.7

700

200

1.0

单位

兆赫

输出到输出偏斜

[6]

延迟，楼盘上升沿测量V

CLKOUT上升沿

[6]

延迟，楼盘上升沿测量V

/ 2 。测量PLL

CLKOUT上升沿

[6]

旁路模式， CY2309设备只。

设备到设备斜

[6]

循环周期抖动

[6]

PLL锁定时间

[6]

测量V

/ 2上的CLKOUT引脚

器件

测得66.67兆赫，输出装

稳定的电源，有效的时钟

呈现在REF引脚

注意事项：

5. REF的输入为V的阈值电压

/2.

6.参数是通过设计和特性保证。不是100 ％生产测试。

7.与负载输出指定的所有参数。

文件编号： 38-07140牧师* G

第14页4

CY2305

CY2309

开关特性的CY2305SC - 1H和CY2309SC - 1H商用温度装置

[7]

参数

名字

输出频率

占空比

[6]

= t

占空比

[6]

= t

LOCK

上升时间

[6]

下降时间

[6]

描述

30 pF负载

10 pF负载

测量1.4V ，女

OUT

= 66.67 MHz的

测量1.4V ，女

OUT

< 50.0兆赫

测量0.8V和2.0V之间

SKEW

[6]

所有输出同样装

分钟。

40.0

45.0

–

典型值。

–

50.0

–

马克斯。

100

133.33

60.0

55.0

1.50

250

±350

8.7

700

单位

兆赫

V / ns的

输出到输出

延迟，楼盘上升沿测量V

CLKOUT上升沿

[6]

延迟，楼盘上升沿测量V

/ 2 。测量PLL

CLKOUT上升沿

[6]

旁路模式， CY2309设备只。

设备到设备斜

[6]

输出压摆率

[6]

循环周期抖动

[6]

PLL锁定时间

[6]

测量V

/ 2上的CLKOUT引脚

器件

通过测量0.8V和2.0V之间

测试电路＃ 2

测得66.67兆赫，输出装

稳定的电源，有效的时钟

呈现在REF引脚

200

1.0

工作条件CY2305SI -XX和CY2309SI -XX工业温度装置

参数

电源电压

工作温度（环境温度）

负载电容，低于100 MHz的

负载电容，从100 MHz到133 MHz的

输入电容

描述

分钟。

3.0

–40

–

马克斯。

3.6

单位

°C

电气特性CY2305SI -XX和CY2309SI -XX工业温度装置

参数

（ PD模式）

描述

输入低电压

输入高

[5]

测试条件

分钟。

–

2.0

马克斯。

0.8

–

50.0

100.0

0.4

–

25.0

35.0

单位

电压

[5]

= 0V

= V

= 8 MA（ -1 ）

= 12 MA（ -1H ）

= -8毫安（ -1 ）

= -12毫安（ -1H ）

REF = 0兆赫

在66.67 MHz的空载输出， SEL在输入

输入低电平电流

输入高电流

输出低电压

[6]

输出高电压

[6]

掉电电源电流

电源电流

–

2.4

–

文件编号： 38-07140牧师* G

第14页5

CY2305

CY2309

低成本3.3V零延迟缓冲器

特点

10 MHz至100- / 133 - MHz的工作范围，兼容

与CPU和PCI总线频率

零输入输出传输延迟

多低偏移输出

- 输出 - 输出偏斜小于250 ps的

- 设备 - 设备偏斜小于700 ps的

- 一个输入驱动五个输出（ CY2305 ）

- 一个输入驱动器9输出，归纳为4 + 4 + 1

(CY2309)

小于200 ps的循环周期抖动，兼容

奔腾

基于系统

测试模式绕过锁相环（ PLL ）（ CY2309

只有[见“选择输入解码”第2页] ）

提供节省空间的16引脚150密耳SOIC或

4.4毫米TSSOP封装（ CY2309 ），以及8引脚， 150万

SOIC封装（ CY2305 ）

3.3V工作电压

工业应用温度

高达100- / 133 - MHz的频率，并具有传动比更高

-1装置。所有部件都有片上锁相环它锁定到一个

REF引脚输入时钟。 PLL反馈是芯片和

从CLKOUT垫被获得。

该CY2309具有四个输出两个各银行，它可以

如图所示，在“选择输入的选择输入被控制

解码“第2页上的表。如果所有的输出时钟是不需要的，

BankB可三态的。选择输入还允许

输入时钟被直接施加到所述输出端对芯片和

系统测试目的。

该CY2305和CY2309的PLL进入掉电模式

当有对REF输入没有上升沿。在这种状态下，

的输出三态并且PLL被关断，从而导致

在小于12.0

电流消耗为商业temper-的

ATURE设备和25.0

对于工业级温度的部件。该

CY2309 PLL关闭一个额外的情况下，如图

在下表中。

多CY2305和CY2309设备可以接受相同

输入时钟和分发。在这种情况下，之间的歪斜

的两个设备输出被保证是小于700 ps的。

所有输出都小于200 ps的循环周期抖动。输入

在两个设备上输出的传播延迟是保证

小于350 ps的，并且输出到输出偏移是

保证是小于250 ps的。

该CY2305 / CY2309有两个/三个不同config-可用

urations ，如图中的排序信息（第10页）。该

CY2305-1 / CY2309-1是基部。该CY2305-1H /

CY2309-1H是-1的高驱动版本，它的兴起和

下降时间小于-1的速度要快得多。

功能说明

该CY2309是设计成一种低成本3.3V零延迟缓冲器

分配高速时钟，并采用16引脚SOIC

或TSSOP封装。该CY2305是的8引脚版本

CY2309 。它接受一个参考输入，并驱动了5

低偏移时钟。每个器件的-1H版本在操作

框图

PLL

REF

CLKOUT

CLKA1

CLKA2

CLKA3

CLKA4

CLKB1

选择输入

解码

2309-1

引脚配置

SOIC / TSSOP

顶视图

MUX

REF

CLKA1

CLKA2

GND

CLKB1

CLKB2

CLKOUT

CLKA4

CLKA3

GND

CLKB4

CLKB3

2309-2

CLKB2

CLKB3

CLKB4

REF

CLK2

CLK1

GND

SOIC

顶视图

CLKOUT

CLK4

CLK3

2309-3

赛普拉斯半导体公司

文件编号： 38-07140牧师* C

3901北一街

圣荷西

CA 95134

408-943-2600

修订后的2002年12月14日

CY2305

CY2309

引脚说明为CY2309

针

REF

[1]

CLKA1

CLKA2

GND

CLKB1

[2]

CLKB2

[2]

[3]

[2]

信号

缓冲时钟输出， A银行

3.3V电源

地

缓冲时钟输出， B银行

选择输入， 2位

选择输入， 1位

缓冲时钟输出， B银行

地

3.3V电源

缓冲时钟输出， A银行

[2]

描述

输入参考频率， 5V容限输入

CLKB3

[2]

CLKB4

GND

CLKA3

[2]

CLKA4

[2]

CLKOUT

[2]

缓冲输出，在这个引脚内部反馈

引脚说明为CY2305

针

REF

[1]

信号

CLK2

[2]

CLK1

[2]

GND

CLK3

[2]

CLK4

[2]

描述

输入参考频率， 5V容限输入

缓冲时钟输出

地

缓冲时钟输出

3.3V电源

缓冲时钟输出

缓冲时钟输出，在这个引脚内部反馈

CLKOUT

[2]

选择输入解码为CY2309

时钟A1A4

三态

驱动的

时钟B1B4

三态

驱动的

CLKOUT

[4]

驱动的

输出源

PLL

参考

PLL

PLL关闭

注意事项：

1.弱上拉了下来。

对所有输出2.弱上拉了下来。

在这些输入3.弱上拉。

4.该输出被驱动并具有用于PLL的内部反馈。在此输出上的负载可以被调节以改变基准和输出之间的偏移。

文件编号： 38-07140牧师* C

分页： 13 2

CY2305

CY2309

REF 。输入CLKA / CLKB延迟 - CLKOUT和CLKA / CLKB引脚之间的差异加载

零延迟和偏移控制

所有输出应均匀加载，实现零延迟

在输入和输出之间。由于CLKOUT引脚是

内部反馈到PLL ，它的相对负载可调节

输入 - 输出延迟。这示于上述的图。

对于需要零输入输出延时的应用，所有的输出，

包括CLKOUT ，必须平等加载。即使CLKOUT

不使用时，它必须有一个容性负载，等同于上

其它输出，以获得零输入输出延迟。如果输入

输出延迟调整是必需的，使用上图

计算之间的CLKOUT引脚和负载的不同

其他输出。

对于零输出，输出偏斜时，一定要加载所有输出

同样。欲了解更多信息，请参考应用笔记

题为“ CY2305和CY2309作为PCI和SDRAM缓冲区。 ”

文件编号： 38-07140牧师* C

第13 3

CY2305

CY2309

最大额定值

电源电压对地电位............... -0.5V至+ 7.0V

直流输入电压（ REF除外） ............- 0.5V至V

+ 0.5V

直流输入电压REF ......................................... -0.5V至7V

存储温度................................. -65

C至+150

结温................................................ 。 150

静电放电电压

（每MIL -STD -883方法3015 ） ........................... > 2,000V

分钟。

3.0

马克斯。

3.6

0.05

单位

°C

工作条件CY2305SC -XX和CY2309SC -XX商业温度装置

参数

电源电压

工作温度（环境温度）

负载电容，低于100 MHz的

负载电容，从100 MHz到133 MHz的

输入电容

上电时所有VDD的达到指定的最低电压

（功率坡道必须是单调）

描述

电气特性CY2305SC -XX和CY2309SC -XX商业温度装置

参数

（ PD模式）

描述

输入低电压

输入高

[5]

测试条件

分钟。

2.0

马克斯。

0.8

单位

电压

[5]

= 0V

= V

= 8 MA（ -1 ）

OH =

12毫安（ -1H ）

= -8毫安（ -1 ）

= -12毫安（ -1H ）

REF = 0兆赫

在66.67 MHz的空载输出，

SEL输入在V

输入低电平电流

输入高电流

输出低电压

[6]

输出高电压

[6]

掉电电源电流

电源电流

50.0

100.0

0.4

2.4

12.0

32.0

开关特性的CY2305SC -1， CY2309SC - 1商业温度装置

[7]

参数

名字

输出频率

占空比

[6]

= t

LOCK

上升时间

[6]

下降时间

[6]

输出到输出

SKEW

[6]

30 pF负载

10 pF负载

测量1.4V ，女

OUT

= 66.67 MHz的

测量0.8V和2.0V之间

所有输出同样装

测试条件

分钟。

40.0

50.0

典型值。

马克斯。

100

133.33

60.0

2.50

250

±350

8.7

700

200

1.0

单位

兆赫

延迟，楼盘上升沿测量V

CLKOUT上升沿

[6]

延迟，楼盘上升沿测量V

/ 2 。测量PLL

CLKOUT上升沿

[6]

旁路模式， CY2309设备只。

设备到设备斜

[6]

循环周期抖动

[6]

PLL锁定

时间

[6]

测量V

/ 2上的CLKOUT引脚

器件

测得66.67兆赫，输出装

稳定的电源，有效的时钟

呈现在REF引脚

注意事项：

5. REF的输入为V的阈值电压

/2.

6.参数是通过设计和特性保证。不是100 ％生产测试。

7.与负载输出指定的所有参数。

文件编号： 38-07140牧师* C

第13 4

CY2305

CY2309

开关特性的CY2305SC - 1H和CY2309SC - 1H商用温度装置

[7]

参数

名字

输出频率

占空比

[6]

= t

占空比

[6]

= t

LOCK

上升时间

[6]

秋天

时间

[6]

SKEW

[6]

输出到输出

30 pF负载

10 pF负载

测量1.4V ，女

OUT

= 66.67 MHz的

测量1.4V ，女

OUT

<50.0兆赫

测量0.8V和2.0V之间

所有输出同样装

200

1.0

描述

分钟。

40.0

45.0

50.0

典型值。

马克斯。

100

133.33

60.0

55.0

1.50

250

±350

8.7

700

单位

兆赫

V / ns的

延迟，楼盘上升沿测量V

CLKOUT上升沿

[6]

延迟，楼盘上升沿测量V

/ 2 。测量PLL

CLKOUT上升沿

[6]

旁路模式， CY2309设备只。

设备到设备斜

[6]

输出压摆率

[6]

循环周期抖动

[6]

PLL锁定时间

[6]

测量V

/ 2上的CLKOUT引脚

器件

通过测量0.8V和2.0V之间

测试电路＃ 2

测得66.67兆赫，输出装

稳定的电源，有效的时钟

呈现在REF引脚

工作条件CY2305SI -XX和CY2309SI -XX工业温度装置

参数

电源电压

工作温度（环境温度）

负载电容，低于100 MHz的

负载电容，从100 MHz到133 MHz的

输入电容

描述

分钟。

3.0

–40

马克斯。

3.6

单位

电气特性CY2305SI -XX和CY2309SI -XX工业温度装置

参数

（ PD模式）

描述

输入低电压

[5]

输入高电压

[5]

输入低电平电流

输入高电流

输出低电压

[6]

输出高电压

[6]

掉电电源电流

电源电流

= 0V

= V

= 8 MA（ -1 ）

= 12 MA（ -1H ）

= -8毫安（ -1 ）

= -12毫安（ -1H ）

REF = 0兆赫

在66.67 MHz的空载输出， SEL在输入

2.4

25.0

35.0

2.0

50.0

100.0

0.4

测试条件

分钟。

马克斯。

0.8

单位

开关特性的CY2305SI -1和CY2309SI - 1工业温度装置

[7]

参数

名字

输出频率

占空比

[6]

= t

上升时间

[6]

下降时间

[6]

测试条件

30 pF负载

10 pF负载

测量1.4V ，女

OUT

= 66.67 MHz的

测量0.8V和2.0V之间

分钟。

40.0

50.0

典型值。

马克斯。

100

133.33

60.0

2.50

单位

兆赫

文件编号： 38-07140牧师* C

第13个5

CY2305和CY2309作为PCI和SDRAM缓冲区

简介赛普拉斯零延迟缓冲器

什么是零延迟缓冲器？

零延迟缓冲器是一种装置，可以扇出1个时钟信号

与零延迟和非常低的偏移多个时钟信号

的输出之间。此设备是非常适合作为缓冲

PCI或SDRAM由于其零输入到输出的延迟和非常

低输出至输出偏斜。

在CY2308零延迟缓冲器的简化框图如图

图1 。

该CY2308用一个使用REF-的PLL建

erence输入和反馈输入。反馈回路是

从一个由驾驶反馈输入（ FBK ）关闭

输出。在PLL的鉴相器调整输出

VCO的频率，使两个输入都没有相

差别。自的输出是输入到PLL 1 ，

零相位差从REF保持到输出

驾驶FBK 。现在，如果所有的输出均匀加载，零

相位差将保持在REF和所有输出。

这是一个简单的零延迟缓冲器。引入更多信

输出和FBK的恶习（例如，分频器）可以给

上升到了锁相环的一些创新应用，并为进一

这些疗法信息，请参阅赛普拉斯的应用

记

“ CY2308零延迟缓冲器” 。

由于许多缓冲AP-

褶皱所需要的反馈环路的唯一一个简单闭合，

赛普拉斯设计了零延迟缓冲器，内部馈

回循环：在CY2305和CY2309 。

什么是CY2305和CY2309 ？

柏树已经设计零延迟缓冲器特别适合于

采用PCI或SDRAM缓存使用。该CY2305和CY2309

已设计为一体的反馈路径

简单的系统设计。的简化框图

CY2309零延迟缓冲器显示

图2中。

这种零延迟

缓冲器使用上CLKOUT的一个输入/输出垫片，以使馈

回的信号可以直接从输出本身来感测。

驱动能力

该CY2305和CY2309具有高驱动输出设计

满足30 pF的电容的JEDEC SDRAM规格

tance每个DIMM时钟输入。

由于典型的CMOS输入为7 pF的和CY2305 / 09顷

设计用于驱动多达30 pF的;这意味着高达4的CMOS

输入可以被驱动从一个CY2305 / 09的一个输出。

然而， CY2305 / 09上的输出负载必须等于

在所有输出保持来自输入零延迟。

掉电

该CY2305和CY2309具有独特的省电模式：

如果输入的参考停止时，部分自动进入

关机状态下，关闭PLL和三写明

输出。当器件处于关断模式下电流小于

并且可以来关断模式与PLL出来

锁定在小于1毫秒。这种省电模式，也可以

三，说明输入参考驱动器和允许 - 进入

荷兰国际集团的内部上拉下来拉输入低电压（输入

不必去低时，它仅需要停止）。

5伏至3.3伏的电平转换

该CY2305和CY2309可以用作5伏到3.3伏的电平

移位器。参考输入垫是5伏信号兼容。

由于许多系统组件仍处于5伏电压操作，这

功能提供的能力，生成多个3.3伏

钟表从单一5伏的参考时钟。这5伏显

NAL -兼容性只适用于参考垫;该

在CY2309其他输入焊盘是不是5伏兼容。

REF

相

环

探测器

滤波器

VCO

MUX

FBK

CLKA1

CLKA2

CLKA3

REF

相

环

探测器

过滤器VCO

CLKOUT

MUX

CLKA1

CLKA2

CLKA3

CLKA4

PLL

CLKA4

选择输入

解码

CLKB1

CLKB2

CLKB3

CLKB4

选择输入

解码

CLKB1

CLKB2

CLKB3

CLKB4

图CY2308 1.简化框图

图CY2309 2.简化框图

赛普拉斯半导体公司

3901北一街

圣荷西

CA 95134

408-943-2600

1997年3月25日 - 修订版1997年7月29日

CY2305和CY2309作为PCI和SDRAM缓冲区

超前或滞后调整

要调整输出的超前或滞后的CY2305或

CY2309 ，必须了解之间的关系

REF和CLKOUT和CLKOUT之间的关系

而其它输出。要理解的关系，首先我们

需要了解CY2305的一些属性和

CY2309锁相环路。锁相环检测的相位

CLKOUT引脚在V的阈值

/ 2 ，并比较

REF引脚以相同的V

/ 2阈值。所有的输出开始

它们在相同的时间（包括CLKOUT）过渡。升级变更

决于输出负载改变其上升时间，因此

需要多长时间的输出以获得在V

/ 2阈值。

利用这些特性是我们的优势，我们可以再调整

当输出达到V时

/ 2的阈值相对

当REF输入到达V

/ 2阈值。该CLK-

OUT输出但是不能调节的：它总是具有

从REF输入在V零延迟

/ 2 。输出可

提前通过加载CLKOUT输出比更重

其他的输出，也可以通过加载CLKOUT延迟多

轻轻比其他输出。

科幻gure 3

显示有多少PS

的输出被移到与在装载的差BE-

吐温CLKOUT和其他输出。作为一个粗略的指南，

调整是装载差额的50 PS / PF 。注意：在

零延迟缓冲器总是会自我调整，以保持V

点的输出在从V零延迟

/ 2点的

参考。如果应用程序需要的零的输出

延迟缓冲器具有零延迟从所述另一输出

参考时钟芯片，时钟芯片的被驱动的输出

零延迟缓冲器必须装入相同的其它

时钟芯片的输出或零延迟缓冲器的输出

将提前/延迟参照其他输出

放。

图3.超前滞后调整

CY2305和CY2309作为PCI和SDRAM缓冲区

输出到输出偏斜

CLKOUT和其它输出之间的偏移是不镝

namically由环路调整。都必须具有相同的负载

他们实现了零输出到输出偏斜。如果有其它

产出比CLKOUT少装，他们将带领它;而如果

其他输出都比较装，他们将落后于CLKOUT 。

该CLKOUT和其他国家之间存在的关系

输出的是，它们都开始的上升沿在相同

时间，但不同的负载将导致他们具有不同的上升

时间和不同的时间穿越阈值测量

孩子。由于CLKOUT是监控的唯一输出，它会

是具有从基准的零延迟的输出和

其他时钟会相对CLKOUT和装载

不同之处。

零延迟缓冲器时序图用不同的加载配置。

REF输入和所有

加载同样的输出

REF

CLKOUT

CLKA1

CLKA4

CLKB1

CLKB4

零延迟

REF输入和CLKA1 ， CLKB4装

同样，与CLKOUT加载更多

REF输入和CLKA1 ， CLKB4装

同样，与CLKOUT少装

REF

CLKOUT

CLKA1

CLKA4

CLKB1

CLKB4

CLKA1

CLKA4

CLKB1

CLKB4

先进

延迟

CY2305和CY2309作为PCI和SDRAM缓冲区

产品信息

该CY2305零延迟缓冲器

该CY2305是3.3伏，五个输出零延迟缓冲器的

8引脚150密耳SOIC封装。本部分旨在介绍buffer-

荷兰国际集团的一个时钟分为五个时钟为PCI缓冲或四个时钟

与1 SDRAM模块使用。该CY2305是最简单的

而最容易在赛普拉斯零延迟缓冲器系列使用的部分。

对于特殊功能的CY2305的讨论，见

本应用笔记的特殊功能部分，或为

规格齐全的CY2305请参阅

CY2305 / CY2309数据表。

该CY2309零延迟缓冲器

该CY2309是3.3伏，九个输出零延迟缓冲器

16引脚150密耳SOIC封装。这部分是用于缓冲的

化工e圈一个时钟周期为9个时钟的PCI缓冲或八个时钟

与2 SDRAM模块使用。有关完整规格

系统蒸发散，请参阅CY2305 / CY2309数据表。

该CY2309有几个选项用于关闭输出

银行或完全关闭部分以节省pow-

呃。如示于下表中，输入端S1和S2控制

其输出银行被驱动和PLL的状态。您

会注意到CLKOUT输出始终驱动。这是

因为PLL必须有CLKOUT引脚，以便运行

保持相位锁定。该CY2309也将进入一个电源

向下状态，如果输入参考停止在所描述的

部分“ Cypress的零延迟缓冲器的特殊功能” 。

REF

相

过滤器

VCO

CLKOUT

CLK1

CLK2

CLK3

CLK4

PLL

相

过滤器

VCO

MUX

CLKOUT

CLKA1

CLKA2

CLKA3

PLL

SOIC

顶视图

REF

CLK2

CLK1

GND

CLKOUT

CLK4

CLK3

CLKA4

选择输入

解码

CLKB1

CLKB2

CLKB3

CLKB4

SOIC

顶视图

REF

CLKA1

CLKA2

GND

CLKB1

CLKB2

CLKOUT

CLKA4

CLKA3

GND

CLKB4

CLKB3

选择输入解码为CY2309

时钟A1A4

三态

驱动的

时钟B1B4

三态

驱动的

CLKOUT

[1]

驱动的

输出源

PLL

参考

PLL

PLL关闭

注意：

1.本输出被驱动并具有用于在PLL的内部反馈。在此输出上的负载可被调节以改变之间的延迟

参考和CLKA / CLKB输出。

CY2305和CY2309作为PCI和SDRAM缓冲区

应用

5-9 PCI设备/插槽零延迟缓冲器解决方案

该CY2305和CY2309是一个很好的时钟解决方案

对于一个系统，它需要更多的PCI时钟比当前

流行的时钟芯片提供。该CY2305是在一个很小的

150万8引脚SOIC封装和CY2309采用的是

小150万16引脚SOIC封装。该CY2305和

CY2309的价格非常积极的大批量电脑

市场。有两种解决方案，实现PCI零

延迟缓冲器与赛普拉斯零延迟缓冲器：一个DE- 5

副/插槽和一个9的设备/插槽缓冲区。

5个设备/插槽解决方案：

PCI /插槽1 （ CLKOUT）必须被加载。

如果PCI插槽代表了不同的负载，他们将不得不更早

或更高的时钟（参见超前或滞后调整的部分

“赛普拉斯零延迟缓冲器的特殊功能” 。

1 SDRAM DIMM零延迟缓冲器解决方案

该CY2305是一个系统优良的时钟解决方案

使用1 SDRAM DIMM 。该CY2305是在一个非常小的

150万8引脚SOIC封装，定价非常积极

对于大批量的PC市场。有两种解决方案

实施1 SDRAM DIMM的支持与CY2305 ：中

首先是可调节延迟的解决方案，并且第二个是自

调整延时的解决方案。

可调延迟的解决方案：

负载

必须等于SDRAM模块加载为零

延时。

为了使SDRAM的输入超前或滞后的参考输入

看到特别为特色的的“的超前或滞后调整部分

Cypress的零延迟缓冲器“的作上。

CPUCLK

REF

CLKOUT

负载

PCICLK

REF

CLKOUT

PCI设备1

CY2305

零延迟

卜FF器

CY2305

零延迟

卜FF器

CLK1

CLK2

CLK3

CLK4

4个PCI设备/插槽

CLK1

CLK2

CLK3

CLK4

SDRAM模块

自我调节的解决方案：

9个设备/插槽解决方案：

PCI /插槽1 （ CLKOUT）必须被加载。

选择线可以用来关闭输出银行，见

CY2309数据表。

该解决方案将自动补偿不同

SDRAM输入载荷。

CLKOUT必须驱动CK0的SDRAM模块，以便对

CLKOUT总是满载（引脚42上的SDRAM

模块）。

PCICLK

REF

CLKOUT

PCI设备1

CPUCLK

REF

CLKOUT

CLK1

CLK2

CLK3

CLK4

CY2309

零延迟

卜FF器

CLKA1

CLKA2

CLKA3

CLKA4

4个PCI设备/插槽

CY2305

零延迟

卜FF器

SDRAM模块

CLKB1

CLKB2

CLKB3

CLKB4

4个PCI设备/插槽

CY2305和CY2309作为PCI和SDRAM缓冲区

简介赛普拉斯零延迟缓冲器

什么是零延迟缓冲器？

零延迟缓冲器是一种装置，可以扇出1个时钟信号

与零延迟和非常低的偏移多个时钟信号

的输出之间。此设备是非常适合作为缓冲

PCI或SDRAM由于其零输入到输出的延迟和非常

低输出至输出偏斜。

在CY2308零延迟缓冲器的简化框图如图

图1 。

该CY2308用一个使用REF-的PLL建

erence输入和反馈输入。反馈回路是

从一个由驾驶反馈输入（ FBK ）关闭

输出。在PLL的鉴相器调整输出

VCO的频率，使两个输入都没有相

差别。自的输出是输入到PLL 1 ，

零相位差从REF保持到输出

驾驶FBK 。现在，如果所有的输出均匀加载，零

相位差将保持在REF和所有输出。

这是一个简单的零延迟缓冲器。引入更多信

输出和FBK的恶习（例如，分频器）可以给

上升到了锁相环的一些创新应用，并为进一

这些疗法信息，请参阅赛普拉斯的应用

记

“ CY2308零延迟缓冲器” 。

由于许多缓冲AP-

褶皱所需要的反馈环路的唯一一个简单闭合，

赛普拉斯设计了零延迟缓冲器，内部馈

回循环：在CY2305和CY2309 。

什么是CY2305和CY2309 ？

柏树已经设计零延迟缓冲器特别适合于

采用PCI或SDRAM缓存使用。该CY2305和CY2309

已设计为一体的反馈路径

简单的系统设计。的简化框图

CY2309零延迟缓冲器显示

图2中。

这种零延迟

缓冲器使用上CLKOUT的一个输入/输出垫片，以使馈

回的信号可以直接从输出本身来感测。

驱动能力

该CY2305和CY2309具有高驱动输出设计

满足30 pF的电容的JEDEC SDRAM规格

tance每个DIMM时钟输入。

由于典型的CMOS输入为7 pF的和CY2305 / 09顷

设计用于驱动多达30 pF的;这意味着高达4的CMOS

输入可以被驱动从一个CY2305 / 09的一个输出。

然而， CY2305 / 09上的输出负载必须等于

在所有输出保持来自输入零延迟。

掉电

该CY2305和CY2309具有独特的省电模式：

如果输入的参考停止时，部分自动进入

关机状态下，关闭PLL和三写明

输出。当器件处于关断模式下电流小于

并且可以来关断模式与PLL出来

锁定在小于1毫秒。这种省电模式，也可以

三，说明输入参考驱动器和允许 - 进入

荷兰国际集团的内部上拉下来拉输入低电压（输入

不必去低时，它仅需要停止）。

5伏至3.3伏的电平转换

该CY2305和CY2309可以用作5伏到3.3伏的电平

移位器。参考输入垫是5伏信号兼容。

由于许多系统组件仍处于5伏电压操作，这

功能提供的能力，生成多个3.3伏

钟表从单一5伏的参考时钟。这5伏显

NAL -兼容性只适用于参考垫;该

在CY2309其他输入焊盘是不是5伏兼容。

REF

相

环

探测器

滤波器

VCO

MUX

FBK

CLKA1

CLKA2

CLKA3

REF

相

环

探测器

过滤器VCO

CLKOUT

MUX

CLKA1

CLKA2

CLKA3

CLKA4

PLL

CLKA4

选择输入

解码

CLKB1

CLKB2

CLKB3

CLKB4

选择输入

解码

CLKB1

CLKB2

CLKB3

CLKB4

图CY2308 1.简化框图

图CY2309 2.简化框图

赛普拉斯半导体公司

3901北一街

圣荷西

CA 95134

408-943-2600

1997年3月25日 - 修订版1997年7月29日

CY2305和CY2309作为PCI和SDRAM缓冲区

超前或滞后调整

要调整输出的超前或滞后的CY2305或

CY2309 ，必须了解之间的关系

REF和CLKOUT和CLKOUT之间的关系

而其它输出。要理解的关系，首先我们

需要了解CY2305的一些属性和

CY2309锁相环路。锁相环检测的相位

CLKOUT引脚在V的阈值

/ 2 ，并比较

REF引脚以相同的V

/ 2阈值。所有的输出开始

它们在相同的时间（包括CLKOUT）过渡。升级变更

决于输出负载改变其上升时间，因此

需要多长时间的输出以获得在V

/ 2阈值。

利用这些特性是我们的优势，我们可以再调整

当输出达到V时

/ 2的阈值相对

当REF输入到达V

/ 2阈值。该CLK-

OUT输出但是不能调节的：它总是具有

从REF输入在V零延迟

/ 2 。输出可

提前通过加载CLKOUT输出比更重

其他的输出，也可以通过加载CLKOUT延迟多

轻轻比其他输出。

科幻gure 3

显示有多少PS

的输出被移到与在装载的差BE-

吐温CLKOUT和其他输出。作为一个粗略的指南，

调整是装载差额的50 PS / PF 。注意：在

零延迟缓冲器总是会自我调整，以保持V

点的输出在从V零延迟

/ 2点的

参考。如果应用程序需要的零的输出

延迟缓冲器具有零延迟从所述另一输出

参考时钟芯片，时钟芯片的被驱动的输出

零延迟缓冲器必须装入相同的其它

时钟芯片的输出或零延迟缓冲器的输出

将提前/延迟参照其他输出

放。

图3.超前滞后调整

CY2305和CY2309作为PCI和SDRAM缓冲区

输出到输出偏斜

CLKOUT和其它输出之间的偏移是不镝

namically由环路调整。都必须具有相同的负载

他们实现了零输出到输出偏斜。如果有其它

产出比CLKOUT少装，他们将带领它;而如果

其他输出都比较装，他们将落后于CLKOUT 。

该CLKOUT和其他国家之间存在的关系

输出的是，它们都开始的上升沿在相同

时间，但不同的负载将导致他们具有不同的上升

时间和不同的时间穿越阈值测量

孩子。由于CLKOUT是监控的唯一输出，它会

是具有从基准的零延迟的输出和

其他时钟会相对CLKOUT和装载

不同之处。

零延迟缓冲器时序图用不同的加载配置。

REF输入和所有

加载同样的输出

REF

CLKOUT

CLKA1

CLKA4

CLKB1

CLKB4

零延迟

REF输入和CLKA1 ， CLKB4装

同样，与CLKOUT加载更多

REF输入和CLKA1 ， CLKB4装

同样，与CLKOUT少装

REF

CLKOUT

CLKA1

CLKA4

CLKB1

CLKB4

CLKA1

CLKA4

CLKB1

CLKB4

先进

延迟

CY2305和CY2309作为PCI和SDRAM缓冲区

产品信息

该CY2305零延迟缓冲器

该CY2305是3.3伏，五个输出零延迟缓冲器的

8引脚150密耳SOIC封装。本部分旨在介绍buffer-

荷兰国际集团的一个时钟分为五个时钟为PCI缓冲或四个时钟

与1 SDRAM模块使用。该CY2305是最简单的

而最容易在赛普拉斯零延迟缓冲器系列使用的部分。

对于特殊功能的CY2305的讨论，见

本应用笔记的特殊功能部分，或为

规格齐全的CY2305请参阅

CY2305 / CY2309数据表。

该CY2309零延迟缓冲器

该CY2309是3.3伏，九个输出零延迟缓冲器

16引脚150密耳SOIC封装。这部分是用于缓冲的

化工e圈一个时钟周期为9个时钟的PCI缓冲或八个时钟

与2 SDRAM模块使用。有关完整规格

系统蒸发散，请参阅CY2305 / CY2309数据表。

该CY2309有几个选项用于关闭输出

银行或完全关闭部分以节省pow-

呃。如示于下表中，输入端S1和S2控制

其输出银行被驱动和PLL的状态。您

会注意到CLKOUT输出始终驱动。这是

因为PLL必须有CLKOUT引脚，以便运行

保持相位锁定。该CY2309也将进入一个电源

向下状态，如果输入参考停止在所描述的

部分“ Cypress的零延迟缓冲器的特殊功能” 。

REF

相

过滤器

VCO

CLKOUT

CLK1

CLK2

CLK3

CLK4

PLL

相

过滤器

VCO

MUX

CLKOUT

CLKA1

CLKA2

CLKA3

PLL

SOIC

顶视图

REF

CLK2

CLK1

GND

CLKOUT

CLK4

CLK3

CLKA4

选择输入

解码

CLKB1

CLKB2

CLKB3

CLKB4

SOIC

顶视图

REF

CLKA1

CLKA2

GND

CLKB1

CLKB2

CLKOUT

CLKA4

CLKA3

GND

CLKB4

CLKB3

选择输入解码为CY2309

时钟A1A4

三态

驱动的

时钟B1B4

三态

驱动的

CLKOUT

[1]

驱动的

输出源

PLL

参考

PLL

PLL关闭

注意：

1.本输出被驱动并具有用于在PLL的内部反馈。在此输出上的负载可被调节以改变之间的延迟

参考和CLKA / CLKB输出。

CY2305和CY2309作为PCI和SDRAM缓冲区

应用

5-9 PCI设备/插槽零延迟缓冲器解决方案

该CY2305和CY2309是一个很好的时钟解决方案

对于一个系统，它需要更多的PCI时钟比当前

流行的时钟芯片提供。该CY2305是在一个很小的

150万8引脚SOIC封装和CY2309采用的是

小150万16引脚SOIC封装。该CY2305和

CY2309的价格非常积极的大批量电脑

市场。有两种解决方案，实现PCI零

延迟缓冲器与赛普拉斯零延迟缓冲器：一个DE- 5

副/插槽和一个9的设备/插槽缓冲区。

5个设备/插槽解决方案：

PCI /插槽1 （ CLKOUT）必须被加载。

如果PCI插槽代表了不同的负载，他们将不得不更早

或更高的时钟（参见超前或滞后调整的部分

“赛普拉斯零延迟缓冲器的特殊功能” 。

1 SDRAM DIMM零延迟缓冲器解决方案

该CY2305是一个系统优良的时钟解决方案

使用1 SDRAM DIMM 。该CY2305是在一个非常小的

150万8引脚SOIC封装，定价非常积极

对于大批量的PC市场。有两种解决方案

实施1 SDRAM DIMM的支持与CY2305 ：中

首先是可调节延迟的解决方案，并且第二个是自

调整延时的解决方案。

可调延迟的解决方案：

负载

必须等于SDRAM模块加载为零

延时。

为了使SDRAM的输入超前或滞后的参考输入

看到特别为特色的的“的超前或滞后调整部分

Cypress的零延迟缓冲器“的作上。

CPUCLK

REF

CLKOUT

负载

PCICLK

REF

CLKOUT

PCI设备1

CY2305

零延迟

卜FF器

CY2305

零延迟

卜FF器

CLK1

CLK2

CLK3

CLK4

4个PCI设备/插槽

CLK1

CLK2

CLK3

CLK4

SDRAM模块

自我调节的解决方案：

9个设备/插槽解决方案：

PCI /插槽1 （ CLKOUT）必须被加载。

选择线可以用来关闭输出银行，见

CY2309数据表。

该解决方案将自动补偿不同

SDRAM输入载荷。

CLKOUT必须驱动CK0的SDRAM模块，以便对

CLKOUT总是满载（引脚42上的SDRAM

模块）。

PCICLK

REF

CLKOUT

PCI设备1

CPUCLK

REF

CLKOUT

CLK1

CLK2

CLK3

CLK4

CY2309

零延迟

卜FF器

CLKA1

CLKA2

CLKA3

CLKA4

4个PCI设备/插槽

CY2305

零延迟

卜FF器

SDRAM模块

CLKB1

CLKB2

CLKB3

CLKB4