此规范已经过时了
规范编号：
38-07333
规格名称：
CY22K7 133 - MHz的扩频时钟发生器
对于使用带有AMD- K7处理器和AMD- 750
芯片组
Sunset所有者：
玫瑰Galindez （ RGL ）
改为：
无
1CY22K7
CY22K7
133 - MHz的扩频时钟发生器适用于
在AMD- K7
处理器和AMD -750芯片组
特点
好处
在不同的频率下运行的多个输出时钟
用于PC主板主时钟发生器设计使用
- 三漏极开路的差分输出CPU运行起来
AMD- K7处理器和AMD- 750芯片组
133 MHz的
- 最多支持两个CPU和芯片组
- 八3.3V PCI同步时钟（一个自由运行）
- 支持4个PCI插槽和芯片组
- 两个3.3V AGP时钟的2xPCI
- 支持使用AGP的设计
- 一个专用的3.3V的USB时钟频率为48 MHz的
- 支持使用USB设计
- 一个3.3V USB / IO时钟频率为48 MHz或24 MHz时，可选择
- 允许一个额外的USB输出，支持I / O
通过上电锁存输入
来自不同厂商的芯片
- 一个3.3V的SDRAM时钟输出运行在CPU频
- 支持外部SDRAM内存架构
昆西
PLL缓冲器
- 两个3.3V参考时钟在14.318兆赫
- 支持ISA插槽和I / O芯片
扩频时钟
- 33 kHz的调制频率
—
0.6%
downspread保证金
专用输入的各种功能
- PCI_STOP
- CPU_STOP
- PWR_DWN
- SPREAD
测试
- USB / IO
- FS [ 0 ： 1 ]
串行编程接口
48引脚SSOP封装
降低EMI
提供了系统设计的灵活性和电源管理
- 停止所有PCI时钟（除PCICLK_F0 ）低时，
- 停止所有CPU时钟低电平时，
- 电源由内部逻辑删除时低
- 激活扩频降低EMI
- 用于进入测试模式
- 选择USB或SUPERIO时钟
- 上电锁存输入频率选择选项
输出时钟信号通过SMBus动态控制
业界标准的封装提供了节省成本和空间
逻辑框图
XTALIN
XTALOUT
CPU_STOP
传播
CPU PLL
停止
逻辑
14.318兆赫
XTAL
振荡器
文献[ 0 ： 1 ]
SDRAM_out
CPUCLKT [0： 2]
CPUCLKC [0： 2]
FSO
FS1
TEST
SCLK
SDATA
PCI_STOP
系统PLL
/2
分频器
控制
逻辑
停止
逻辑
2X
AGPCLK [0：1 ]
PCICLK [0： 6]
PCICLK_F
USB0
USB / IO
PWR_DWN
LATCH
USB / IO
赛普拉斯半导体公司
文件编号： 38-07333牧师OBS
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2004年12月1日
CY22K7
引脚配置
48引脚SSOP
顶视图
FS0/REF0
FS1/REF1
V
SSREF
XTALIN
XTALOUT
V
SSPCI
PCICLK_F
PCICLK0
V
DDPCI
PCICLK1
PCICLK2
V
SSPCI
PCICLK3
PCICLK4
V
DDPCI
PCICLK5
PCICLK6
V
DDAGP
AGP0
AGP1
V
SSAGP
V
DDUSB
USB0
USB / IO （ SELECT）
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
V
DDREF
V
SSSDRAM
SDRAM_out
V
DDSDRAM
版权所有
CPUCLKC2
CPUCLKT2
V
SSCPU
CPUCLKC1
CPUCLKT1
V
SSCPU
CPUCLKC0
CPUCLKT0
版权所有
AV
DD
AV
SS
PCI_STOP
CPU_STOP
PWR_DWN
传播
TEST
SDATA
SCLK
V
SSUSB
销摘要
[1]
引脚数
34
33
48
3
1, 2
4
5
9, 15
6, 12
7
8, 10, 11, 13, 14,
16, 17
18
21
19, 20
22
25
23
24
26
27
28
引脚名称
AV
DD
AV
SS
V
DDREF
V
SSREF
FS [ 0 ： 1 ] / REF [ 0 ： 1 ]
XTALIN
[2]
XTALOUT
V
DDPCI
V
SSPCI
PCICLK_F
PCICLK [0： 6]
V
DDAGP
V
SSAGP
AGP [0：1 ]
V
DDUSB
V
SSUSB
USB0
USB / IO （ SELECT）
SCLK
SDATA
TEST
TYPE
PWR
PWR
PWR
PWR
IN / OUT
IN
OUT
PWR
PWR
OUT
OUT
PWR
PWR
OUT
PWR
PWR
OUT
IN / OUT
IN / OUT
IN / OUT
IN
隔离电源的核心
核心隔离接地
电源REF [ 0 ： 1 ] ， XTALIN ， XTALOUT
地面REF [ 0 ： 1 ]输出
在电源通/ 14.318 MHz的输出频率选择输入
14.318 - MHz参考晶振输入
14.318 MHz的参考晶体反馈
电源的输出PCICLK
地面PCICLK输出
自由运行PCI输出
PCI时钟输出， TTL兼容3.3V
电源输出的AGP
地面AGP输出
AGP时钟输出
电源为USB输出
地面的USB输出
USB时钟输出
USB或超级I / O输出在上电时通过锁存输入电阻选择：
LOW = 48 MHz时， HIGH = 24 MHz的
SMBus时钟
SMBus数据
三态或低时，测试模式
描述
文件编号： 38-07333牧师OBS
CY22K7
第12页2
CY22K7
销摘要
[1]
（续）
引脚数
29
30
31
32
45
47
46
38, 41
36, 39, 42
37, 40, 43
35, 44
引脚名称
传播
PWR_DWN
[3]
CPU_STOP
PCI_STOP
[2]
V
DDSDRAM
V
SSSDRAM
SDRAM_out
V
SSCPU
CPUCLKT [0： 2]
CPUCLKC [0： 2]
版权所有
TYPE
IN
IN
IN
IN
PWR
PWR
OUT
PWR
OUT
OUT
描述
使扩频低的时候
掉电低时，去掉电源内部逻辑
停止CPU时钟低电平时，
停止PCI时钟低电平时，
电源SDRAM_OUT
地面SDRAM_OUT
CPU参考时钟SDRAM零延迟缓冲器
地面CPU输出短路到SDRAM地
差分对CPU和主时钟输出“真”钟表
差分对CPU和主时钟输出“互补”钟表
看跌期权
保留为将来的CPU电源轨
功能表
TEST
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
CPUCLK
SDRAM_out
高阻
50
66
TCLK/2
90
133
120
100
PCICLK
PCICLK_F
高阻
25
33
TCLK/6
30
33.3
30
33.3
AGP
高阻
50
66
TCLK/3
60
66.6
60
66.6
USB / IO
高阻
48/24
48/24
TCLK/4
[4]
48/24
48/24
48/24
48/24
REF
高阻
14.318
14.318
TCLK
14.318
14.318
14.318
14.318
电源管理模式
pci_
PWR_DWN CPU_STOP
0
1
1
1
1
X
0
0
1
1
停止
X
0
1
0
1
CPU +
低
低
低
运行
运行
CPU-
高
高
高
运行
运行
PCICLK
低
低
运行
低
运行
PCICLK_
F
低
运行
运行
运行
运行
其他
钟
低
运行
运行
运行
运行
振荡器
关闭
运行
运行
运行
运行
锁相环
关闭
运行
运行
运行
运行
注意事项：
1.所有控制引脚具有内部上拉电阻的56K ，包括： USB / IO ，测试，传播， PWR_DWN ， CPU_STOP ， PCI_STOP 。
2.部分将进入测试模式，如果三个上升沿到来的PCI_STOP而XTALIN保持为低电平。
3.部分会消耗更多的关断电流，如果外接上拉过程中断电连接的锁存输入/输出。
4. TCLK / 4 ，如果选择= 0 ; TCLK / 8 ，如果选择= 1 。
文件编号： 38-07333牧师OBS
第12页3
CY22K7
扩频时钟
扩频禁用
扩频启用
振幅（分贝）
频率（MHz）
描述
调制频率
产量
CPUCLK ， PCICLK ， SDRAM_OUT ， AGPCLK
民
30.0
0.0
最大
33.0
0.6
单位
千赫
%
Downspread缘在基频CPUCLK ， PCICLK ， SDRAM_OUT ， AGPCLK
文件编号： 38-07333牧师OBS
第12页4
CY22K7
133 - MHz的扩频时钟发生器适用于
在AMD- K7
处理器和AMD -750芯片组
特点
好处
在不同的频率下运行的多个输出时钟
用于PC主板主时钟发生器设计使用
- 三漏极开路的差分输出CPU运行起来
AMD- K7处理器和AMD- 750芯片组
133 MHz的
- 最多支持两个CPU和芯片组
- 八3.3V PCI同步时钟（一个自由运行）
- 支持4个PCI插槽和芯片组
- 两个3.3V AGP时钟的2xPCI
- 支持使用AGP的设计
- 一个专用的3.3V的USB时钟频率为48 MHz的
- 支持使用USB设计
- 一个3.3V USB / IO时钟频率为48 MHz或24 MHz时，可选择
- 允许一个额外的USB输出，支持I / O
通过上电锁存输入
来自不同厂商的芯片
- 一个3.3V的SDRAM时钟输出运行在CPU频
- 支持外部SDRAM内存架构
昆西
PLL缓冲器
- 两个3.3V参考时钟在14.318兆赫
- 支持ISA插槽和I / O芯片
扩频时钟
- 33 kHz的调制频率
—
0.6%
downspread保证金
专用输入的各种功能
- PCI_STOP
- CPU_STOP
- PWR_DWN
- SPREAD
测试
- USB / IO
- FS [ 0 ： 1 ]
I
2
C接口
48引脚SSOP封装
降低EMI
提供了系统设计的灵活性和电源管理
- 停止所有PCI时钟（除PCICLK_F0 ）低时，
- 停止所有CPU时钟低电平时，
- 电源由内部逻辑删除时低
- 激活扩频降低EMI
- 用于进入测试模式
- 选择USB或SUPERIO时钟
- 上电锁存输入频率选择选项
输出时钟信号通过SMBus动态控制
业界标准的封装提供了节省成本和空间
逻辑框图
XTALIN
XTALOUT
CPU_STOP
传播
CPU PLL
停止
逻辑
14.318兆赫
XTAL
振荡器
文献[ 0 ： 1 ]
SDRAM_out
CPUCLKT [0： 2]
CPUCLKC [0： 2]
FSO
FS1
TEST
SCLK
SDATA
PCI_STOP
系统PLL
/2
控制
逻辑
分频器
停止
逻辑
2X
AGPCLK [0：1 ]
PCICLK [0： 6]
PCICLK_F
USB0
USB / IO
PWR_DWN
LATCH
USB / IO
赛普拉斯半导体公司
3901北一街
圣荷西
CA 95134
408-943-2600
1999年8月9日
CY22K7
引脚配置
48引脚SSOP
顶视图
FS0/REF0
FS1/REF1
V
SSREF
XTALIN
XTALOUT
V
SSPCI
PCICLK_F
PCICLK0
V
DDPCI
PCICLK1
PCICLK2
V
SSPCI
PCICLK3
PCICLK4
V
DDPCI
PCICLK5
PCICLK6
V
DDAGP
AGP0
AGP1
V
SSAGP
V
DDUSB
USB0
USB / IO （ SELECT）
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
V
DDREF
V
SSSDRAM
SDRAM_out
V
DDSDRAM
版权所有
CPUCLKC2
CPUCLKT2
V
SSCPU
CPUCLKC1
CPUCLKT1
V
SSCPU
CPUCLKC0
CPUCLKT0
版权所有
AV
DD
AV
SS
PCI_STOP
CPU_STOP
PWR_DWN
传播
TEST
SDATA
SCLK
V
SSUSB
销摘要
[1]
引脚数
34
33
48
3
1, 2
4
5
9, 15
6, 12
7
8, 10, 11, 13, 14,
16, 17
18
21
19, 20
22
25
23
24
26
27
28
引脚名称
AV
DD
AV
SS
V
DDREF
V
SSREF
FS [ 0 ： 1 ] / REF [ 0 ： 1 ]
XTALIN
[2]
XTALOUT
V
DDPCI
V
SSPCI
PCICLK_F
PCICLK [0： 6]
V
DDAGP
V
SSAGP
AGP [0：1 ]
V
DDUSB
V
SSUSB
USB0
USB / IO （ SELECT）
SCLK
SDATA
TEST
TYPE
PWR
PWR
PWR
PWR
IN / OUT
IN
OUT
PWR
PWR
OUT
OUT
PWR
PWR
OUT
PWR
PWR
OUT
IN / OUT
IN / OUT
IN / OUT
IN
隔离电源的核心
核心隔离接地
电源REF [ 0 ： 1 ] ， XTALIN ， XTALOUT
地面REF [ 0 ： 1 ]输出
在电源通/ 14.318 MHz的输出频率选择输入
14.318 - MHz参考晶振输入
14.318 MHz的参考晶体反馈
电源的输出PCICLK
地面PCICLK输出
自由运行PCI输出
PCI时钟输出， TTL兼容3.3V
电源输出的AGP
地面AGP输出
AGP时钟输出
电源为USB输出
地面的USB输出
USB时钟输出
USB或超级I / O输出在上电时通过锁存输入电阻选择：
LOW = 48 MHz时， HIGH = 24 MHz的
SMBus时钟
SMBus数据
三态或低时，测试模式
描述
CY22K7
2
CY22K7
销摘要
[1]
（续）
引脚数
29
30
31
32
45
47
46
38, 41
36, 39, 42
37, 40, 43
35, 44
引脚名称
传播
PWR_DWN
[3]
CPU_STOP
PCI_STOP
V
DDSDRAM
V
SSSDRAM
SDRAM_out
V
SSCPU
CPUCLKT [0： 2]
CPUCLKC [0： 2]
版权所有
[2]
TYPE
IN
IN
IN
IN
PWR
PWR
OUT
PWR
OUT
OUT
描述
使扩频低的时候
掉电低时，去掉电源内部逻辑
停止CPU时钟低电平时，
停止PCI时钟低电平时，
电源SDRAM_OUT
地面SDRAM_OUT
CPU参考时钟SDRAM零延迟缓冲器
地面CPU输出短路到SDRAM地
差分对CPU和主时钟输出“真”钟表
差分对CPU和主时钟输出“互补”钟表
保留为将来的CPU电源轨
功能表
TEST
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
FS1
0
1
0
1
0
1
0
1
FS0
50
66
TCLK/2
90
133
120
100
CPUCLK
SDRAM_out
高阻
PCICLK
PCICLK_F
高阻
25
33
TCLK/6
30
33.3
30
33.3
高阻
50
66
TCLK/3
60
66.6
60
66.6
AGP
USB / IO
高阻
48/24
48/24
TCLK/4
[4]
48/24
48/24
48/24
48/24
高阻
14.318
14.318
TCLK
14.318
14.318
14.318
14.318
REF
电源管理模式
pci_
PWR_DWN
0
1
1
1
1
CPU_STOP
X
0
0
1
1
X
0
1
0
1
停止
CPU +
低
低
低
运行
运行
CPU-
高
高
高
运行
运行
PCICLK
低
低
运行
低
运行
PCICLK_
F
低
运行
运行
运行
运行
其他
钟
低
运行
运行
运行
运行
振荡器
关闭
运行
运行
运行
运行
锁相环
关闭
运行
运行
运行
运行
注意事项：
1.所有控制引脚具有内部上拉电阻的56K ，包括： USB / IO ，测试，传播， PWR_DWN ， CPU_STOP ， PCI_STOP 。
2.部分将进入测试模式，如果三个上升沿到来的PCI_STOP而XTALIN保持为低电平。
3.部分会消耗更多的关断电流，如果外接上拉过程中断电连接的锁存输入/输出。
4. TCLK / 4 ，如果选择= 0 ; TCLK / 8 ，如果选择= 1 。
3
CY22K7
扩频时钟
扩频禁用
扩频启用
振幅（分贝）
频率（MHz）
描述
调制频率
产量
CPUCLK ， PCICLK ， SDRAM_OUT ， AGPCLK
民
30.0
0.0
最大
33.0
0.6
单位
千赫
%
Downspread缘在基频CPUCLK ， PCICLK ， SDRAM_OUT ， AGPCLK
4
CY22K7
串行配置地图
串行位将通过在下面的时钟驱动器中读取
顺序：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6,5 ，4， 3，2， 1，0
字节的N - 位7 ， 6,5 ，4， 3，2， 1，0
I
2
为CY22K7 C类地址是：
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
字节0到3将被忽略。
字节4 ：时钟控制寄存器（ 1 =有效， 0 =无效）
位
7
6
5
4
3
2
1
0
针＃
1
24
23
20
19
42, 43
39, 40
36, 37
默认
活跃
活跃
活跃
活跃
活跃
活跃
活跃
活跃
REF0
USB / IO
USB0
AGP1
AGP0
CPUCLK2 （两个差分对的， “真”和“互补” ）
CPUCLK1 （两个差分对的， “真”和“互补” ）
CPUCLK0 （两个差分对的， “真”和“互补” ）
描述
字节5 ： PCI / REF时钟控制寄存器（ 1 =有效， 0 =无效）
位
7
6
5
4
3
2
1
0
针＃
2
17
16
14
13
11
10
8
默认
活跃
活跃
活跃
活跃
活跃
活跃
活跃
活跃
REF1
PCICLK6
PCICLK5
PCICLK4
PCICLK3
PCICLK2
PCICLK1
PCICLK0
描述
字节6 ： SDRAM时钟&发生器模式控制寄存器（ 1 =有效， 0 =无效）
位
7
6
5
4
3
2
1
0
针＃
46
默认
待用
活跃
活跃
活跃
活跃
活跃
待用
活跃
版权所有
版权所有
I
2
C（指示发生器，利用任一予
2
特征选择，如果位被使能
或针型的功能，如果位被禁用）
SDRAM_out
扩频
位[ 6：4]对应于功能表3页
位6 = TEST ，第5位= FS1 ，第4位= FS0
例如：位[6 ： 4 ] = ' 111 ' - 100 MHz的CPUCLK和SDRAM_OUT时钟
描述
5
QQ：2880707522 复制
