Y2277A
CY2277A
奔腾
/ II ， 6X86 ， K6时钟合成器/驱动器，用于台式机/
移动PC采用Intel
82430TX和2个DIMM或3 SO- DIMM内存模块
特点
混合2.5V和3.3V工作电压
完整的时钟解决方案，以满足需求
奔腾
，奔腾
二， 6X86 ，或K6主板
- 4个CPU时钟在2.5V或3.3V
- 最多八个3.3V的SDRAM时钟
- 七3.3V PCI同步时钟，一次免费
运行
- 两个3.3V USB / IO时钟的48或24 MHz时，可选择
通过串行接口
- 一个2.5V IOAPIC时钟频率为14.318兆赫
- 两个3.3V参考。时钟在14.318兆赫
工厂EPROM可编程CPU ， PCI和USB / IO
时钟频率为自定义配置
工厂EPROM可编程的输出驱动器和转换
率EMI定制
模式使能引脚CPU_STOP和PCI_STOP
SMBus串行接口配置
提供节省空间的48引脚SSOP和TSSOP
包。
82430TX或类似的芯片组。有三种可用的选项
如图所示选择指南
在2.5V的CY2277A输出4个CPU时钟或3.3V最多
9种可选频率。有多达八个3.3V
SDRAM的时钟和7个PCI时钟，在二分之一的运行
CPU时钟频率。其中一个PCI时钟是自由运行。
此外，该部分输出两个3.3V的USB / IO时钟的48
兆赫或24兆赫， 1 2.5V IOAPIC时钟在14.318兆赫，并且
2 3.3V基准时钟在14.318兆赫。在CPU ， PCI ，
USB和IO时钟频率出厂EPROM编程
梅布尔轻松定制与快速周转时间。
该CY2277A具有掉电， CPU停止和PCI止动销
电源管理控制。在CPU停止和PCI站
由MODE引脚来控制。它们的复用
SDRAM时钟输出，并且被选择时，模式引脚
被拉低。此外，这些输入是同步
片上，从而实现无干扰的过渡。当
CPU_STOP输入后，可将CPU的输出驱动
低。当PCI_STOP输入被认定时，在PCI输出
（除自由运行的PCI时钟）被驱动为低电平。最后，
当PWR_DWN引脚置位，参考振荡器
和PLL被关闭，所有输出驱动为低电平。
该CY2277A输出设计用于低EMI辐射。
控制上升和下降时间，唯一的输出驱动电路和
工厂EPROM可编程的输出驱动器和压摆率
启用EMI控制优化配置。
.
IOAPIC （ 14.318兆赫）
V
DDQ2
XTALIN
XTALOUT
14.318
兆赫
OSC 。
中央处理器
PLL
停止
逻辑
功能说明
该CY2277A是一个时钟合成器/驱动器，用于奔腾，
奔腾II ， 6X86和K6便携式电脑设计的英特尔
逻辑框图
引脚配置
顶视图
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
REF1
REF0
V
SS
XTALIN
XTALOUT
模式
V
DDQ3
PCICLK_F
PCICLK0
V
SS
PCICLK1
PCICLK2
PCICLK3
PCICLK4
V
DDQ3
PCICLK5
V
SS
SEL
SDATA
SCLK
V
DDQ3
USBCLK / IOCLK
USBCLK / IOCLK
V
SS
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
AV
DD
PWR_SEL
V
DDQ2
IOAPIC
PWR_DWN
V
SS
CPUCLK0
CPUCLK1
V
DDCPU
CPUCLK2
CPUCLK3
V
SS
SDRAM0
SDRAM1
V
DDQ3
SDRAM2
SDRAM3
V
SS
SDRAM4
SDRAM5
V
DDQ3
SDRAM6/CPU_STOP
SDRAM7/PCI_STOP
AV
DD
CPUCLK[0–3]
V
DDCPU
SEL
模式
EPROM
SDRAM[0–5]
SDRAM6/CPU_STOP
SYS
PLL
SDRAM7/PCI_STOP
/2
延迟
停止
逻辑
串行
接口
控制
逻辑
分而
MUX逻辑
PWR_DWN
SCLK
SDATA
PCI[0–5]
PCICLK_F
USBCLK / IOCLK [ 0 ： 1 ]
1.0版， 2006年11月25日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
CY2277A-1,-1M,-3,-7M,-12,-12M,-12I
文献[ 0-1 ]
(14.318)
第18页1
www.SpectraLinear.com
CY2277A
销摘要
名字
V
DDQ3
V
DDQ2
V
DDCPU
AV
DD
V
SS
XTALIN
[1]
XTALOUT
[1]
模式
SEL
SDATA
SCLK
PWR_DWN
PWR_SEL
SDRAM7/PCI_STOP
SDRAM6/CPU_STOP
SDRAM的[0： 5]
CPUCLK [0：3 ]
PCICLK [0： 5]
PCICLK_F
IOAPIC
文献[ 0 ： 1 ]
USBCLK / IOCLK
引脚
7, 15, 21, 28, 34
46
40
25, 48
4
5
6
18
19
20
44
47
26
27
36, 35, 33, 32, 30, 29
42, 41, 39, 38
9, 11, 12, 13, 14, 16
8
45
1, 2
22, 23
描述
3.3V数字电源
IOAPIC数字电源， 2.5V
CPU数字供电电压， 2.5V或3.3V
3.3V模拟电源电压
参考晶振输入
参考晶体反馈
模式选择输入，使电源管理功能
选择输入，使66.66 MHz或60 MHz的CPU时钟（参见功能
表。 ）
SMBus串行数据输入串行配置端口
SMBus串行时钟输入串行配置端口
低电平有效控制输入将OSC 。 ， PLL和在掉电状态下输出
电源选择输入，指示是否V
DDCPU
是在2.5V或3.3V
HIGH = 3.3V，低= 2.5V （内部上拉至V
DD
)
SDRAM时钟输出。此外，低电平有效控制输入停止PCI时钟，
当启用MODE为低
SDRAM时钟输出。此外，低电平有效控制输入停止CPU时钟，
当启用MODE为低
SDRAM时钟输出，具有相同的频率， CPU时钟
CPU时钟输出
PCI时钟输出
PCI时钟输出，自由运行
IOAPIC时钟输出
参考时钟输出， 14.318兆赫。 REF0驱动45 pF负载
USB或IO时钟输出，选择串口词频
3 ， 10 ， 17 ， 24 ， 31 ， 37 ， 43地
注意：
1.为了达到最佳的精度，使用并行谐振晶体，C
负载
= 18 pF的。
表1中。
CY2277A选择指南
时钟输出
-1/-1M
4
--
--
7
[2]
6/8
2
1
2
1-6 NS
-3
--
4
--
7
[2]
6/8
2
1
2
1-6 NS
-7M
4
--
--
7
[2]
6/8
2
1
2
<1 NS
-12/-12M/-12I
4
--
--
7
[2]
6/8
2
1
2
1-4 NS
的CPU （60， 66.6兆赫）
CPU （ 33.3 ， 66.6兆赫）
CPU （ SMBus的选择）
PCI （ CPU / 2 ）
SDRAM
USB / IO （ 48或24兆赫）
IOAPIC （ 14.318兆赫）
参考文献（ 14.318兆赫）
CPU -PCI延迟
注意：
2.一个自由运行PCI时钟
1.0版， 2006年11月25日
第18页2
CY2277A
功能表（ -3 ）
SEL
0
1
XTALIN
14.318兆赫
14.318兆赫
CPUCLK [0：3 ]
SDRAM的[0：7 ]
33.33 MHz的
66.67 MHz的
PCICLK [0： 5]
PCICLK_F
16.67 MHz的
33.33 MHz的
文献[ 0 ： 1 ]
IOAPIC
14.318兆赫
14.318兆赫
USBCLK / IOCLK
[3]
48.0兆赫/ 24.0兆赫
48.0兆赫/ 24.0兆赫
功能表（ -1 ， -1M ， -7M ， -12 ， -12M ， -12I ）
SEL
0
1
XTALIN
14.318兆赫
14.318兆赫
CPUCLK [0：3 ]
SDRAM的[0：7 ]
60.0兆赫
66.67 MHz的
PCICLK [0： 5]
PCICLK_F
30.0兆赫
33.33 MHz的
文献[ 0 ： 1 ]
IOAPIC
14.318兆赫
14.318兆赫
USBCLK / IOCLK
[3]
48.0兆赫/ 24.0兆赫
48.0兆赫/ 24.0兆赫
实际的时钟频率值（ -1 ， -1M ， -3 ， -7M ， -12 ， -12M ， -12I ）
时钟输出
CPUCLK ， SDRAM
CPUCLK ， SDRAM
USBCLK
[4]
IOCLK
目标
频率（MHz）
66.67
60.0
48.0
24.0
实际
频率（MHz）
66.654
60.0
48.008
24.004
–195
0
167
167
输出阻抗： 25
（典型值） ，在1.5V测
PPM
CPU和PCI时钟驱动器的优势
匹配阻抗的上升沿和下降沿上
输出驱动器
电源管理逻辑
CPU_STOP
X
0
0
1
1
PCI_STOP
X
0
1
0
1
PWR_DWN
0
1
1
1
1
CPUCLK
低
低
低
60分之66 MHZ
60分之66 MHZ
PCICLK
低
低
三十零分之三十三兆赫
低
三十零分之三十三兆赫
PCICLK_F
停止
运行
运行
运行
运行
其他钟表
停止
运行
运行
运行
运行
OSC 。
关闭
运行
运行
运行
运行
锁相环
关闭
运行
运行
运行
运行
选择功能
输出
功能说明
三态
测试模式
高阻
TCLK/2
[5]
中央处理器
PCI ， PCI_F
高阻
TCLK/4
SDRAM
高阻
TCLK/2
REF
高阻
TCLK
IOAPIC
高阻
TCLK
IOCLK
高阻
TCLK/4
USBCLK
高阻
TCLK/2
注意事项：
3.上电时，在这些输出的默认频率为48兆赫。
4.符合英特尔USB时钟的要求。
在XTALIN提供5 TCLK ， 4脚。
1.0版， 2006年11月25日
第18页3
CY2277A
串行配置地图
串行位将通过按照以下顺序的时钟驱动器中读取：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6 ， 5 ， 4 ， 3 ， 2 ， 1 ， 0
字节N - 位7 ， 6 ， 5 ， 4 ， 3 ， 2 ， 1 ， 0
保留，未使用的位应设定为“0” 。
为CY2277A SMBus的地址是：
表2中。
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
----
字节0 ：功能和频率选择时钟
寄存器（ 1 =启用， 0 =禁用）
位
针＃
描述
（保留）开车到'0'
（保留）开车到' 0' -1 ， -1M ， -3 ， -7M ，
-12 ， -12M ， -12I
（保留）开车到' 0' -1 ， -1M ， -3 ， -7M ，
-12 ， -12M ， -12I
（保留）开车到' 0' -1 ， -1M ， -3 ， -7M ，
-12 ， -12M ， -12I
第7位 -
第6位 -
第5位 -
第4位 -
字节0 ：功能和频率选择时钟
寄存器（ 1 =启用， 0 =禁用）
3位23
2位22
第1位 -
位0
48/24兆赫（频率选择） 1 = 48 MHz的
（默认值） ， 0 = 24 MHz的
48/24兆赫（频率选择） 1 = 48 MHz的
（默认值） ， 0 = 24 MHz的
第1位
1
1
0
0
位0
1 - 三态（见下表）
0 - N / A
1 - 测试模式（见下表）
0 - 正常运行
1.0版， 2006年11月25日
第18页4
CY2277A
字节1 ： CPU ， 24/48 MHz的有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
23
22
--
不适用
38
39
41
42
描述
48/24兆赫（有效/无效）
48/24兆赫（有效/无效）
（保留）开车到'0'
不使用驱动器0
CPUCLK3 （有效/无效）
CPUCLK2 （有效/无效）
CPUCLK1 （有效/无效）
CPUCLK0 （有效/无效）
字节2 ： PCI有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
--
8
16
14
13
12
11
9
针＃
描述
（保留）开车到'0'
PCICLK_F （有效/无效）
PCICLK5 （有效/无效）
PCICLK4 （有效/无效）
PCICLK3 （有效/无效）
PCICLK2 （有效/无效）
PCICLK1 （有效/无效）
PCICLK0 （有效/无效）
字节3 ： SDRAM的有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
针＃
描述
SDRAM7 （有效/无效）
SDRAM6 （有效/无效）
SDRAM5 （有效/无效）
SDRAM4 （有效/无效）
SDRAM3 （有效/无效）
SDRAM2 （有效/无效）
SDRAM1 （有效/无效）
SDRAM0 （有效/无效）
位7月26日
位6月27日
第5位29
4位30
3位32
2位33
1位35
位0 36
字节4 ： SDRAM的有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
不适用
不适用
不适用
不适用
不适用
不适用
不适用
不适用
描述
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
字节5 ：外围有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
--
--
--
45
--
--
1
2
描述
（保留）开车到'0'
（保留）开车到'0'
（保留）开车到'0'
IOAPIC （有效/无效）
（保留）开车到'0'
（保留）开车到'0'
REF1 （有效/无效）
REF0 （有效/无效）
字节6 ：保留，以备将来使用
1.0版， 2006年11月25日
第18页5
7A
CY2277A
奔腾
/ II ， 6X86 ， K6时钟合成器/驱动器，用于台式机/
移动PC采用Intel
82430TX和2个DIMM或3 SO- DIMM内存模块
特点
混合2.5V和3.3V工作电压
完整的时钟解决方案，以满足养老金需求
氚
，奔腾
二， 6X86 ，或K6主板
- 4个CPU时钟在2.5V或3.3V
- 最多八个3.3V的SDRAM时钟
- 七3.3V PCI同步时钟，一次免费
运行
- 两个3.3V USB / IO时钟的48或24 MHz时，可选择
通过串行接口
- 一个2.5V IOAPIC时钟频率为14.318兆赫
- 两个3.3V参考。时钟在14.318兆赫
工厂EPROM可编程CPU ， PCI和USB / IO
时钟频率为自定义配置
工厂EPROM可编程的输出驱动器和转换
率EMI定制
模式使能引脚CPU_STOP和PCI_STOP
SMBus串行接口配置
提供节省空间的48引脚SSOP和TSSOP
包。
该CY2277A具有掉电， CPU停止和PCI止动销
电源管理控制。在CPU停止和PCI站
由MODE引脚来控制。它们的复用
SDRAM时钟输出，并且被选择时，模式引脚
被拉低。此外，这些输入是同步
片上，从而实现无干扰的过渡。当
CPU_STOP输入后，可将CPU的输出驱动
低。当PCI_STOP输入被认定时，在PCI输出
（除自由运行的PCI时钟）被驱动为低电平。最后，
当PWR_DWN引脚置位，参考振荡器
和PLL被关闭，所有输出驱动为低电平。
该CY2277A输出设计用于低EMI辐射。
控制上升和下降时间，唯一的输出驱动电路和
工厂EPROM可编程的输出驱动器和压摆率恩
能够优化配置的EMI控制。
CY2277A选择指南
时钟输出
的CPU （60， 66.6兆赫）
CPU （ 33.3 ， 66.6兆赫）
CPU （ SMBus的选择 -
能）
PCI （ CPU / 2 ）
SDRAM
USB / IO （ 48或24兆赫）
IOAPIC （ 14.318兆赫）
参考文献（ 14.318兆赫）
CPU -PCI延迟
注意：
1.一个自由运行PCI时钟。
-1/-1M
4
--
--
7
[1]
6/8
2
1
2
-3
--
4
--
7
[1]
6/8
2
1
2
-7M
4
--
--
7
[1]
6/8
2
1
2
<1 NS
-12/
-12M/
-12I
4
--
--
7
[1]
6/8
2
1
2
1-4 NS
功能说明
该CY2277A是一个时钟合成器/驱动器，用于奔腾，戊
氚二， 6X86和K6设计与Intel便携式电脑
82430TX或类似的芯片组。有三种可用的选项
如图所示选择指南
在2.5V的CY2277A输出4个CPU时钟或3.3V最多
9种可选频率。有多达八个3.3V
SDRAM的时钟和7个PCI时钟，在二分之一的运行
CPU时钟频率。其中一个PCI时钟是自由运行。
此外，该部分输出两个3.3V的USB / IO时钟的48
兆赫或24兆赫， 1 2.5V IOAPIC时钟在14.318兆赫，并且
2 3.3V基准时钟在14.318兆赫。在CPU ， PCI ，
USB和IO时钟频率出厂EPROM编程
梅布尔轻松定制与快速周转时间。
1-6纳秒1-6纳秒
逻辑框图
IOAPIC （ 14.318兆赫）
V
DDQ2
文献[ 0-1 ]
(14.318)
引脚配置
SSOP
顶视图
REF1
REF0
V
SS
XTALIN
CPUCLK[0–3]
XTALOUT
模式
V
DDQ3
V
DDCPU
PCICLK_F
PCICLK0
SDRAM[0–5]
V
SS
PCICLK1
SDRAM6/CPU_STOP
PCICLK2
PCICLK3
PCICLK4
SDRAM7/PCI_STOP
V
DDQ3
PCICLK5
V
SS
SEL
PCI[0–5]
SDATA
SCLK
PCICLK_F
V
DDQ3
USBCLK / IOCLK [ 0 ： 1 ]
USBCLK / IOCLK
USBCLK / IOCLK
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
AV
DD
PWR_SEL
V
DDQ2
IOAPIC
PWR_DWN
V
SS
CPUCLK0
CPUCLK1
V
DDCPU
CPUCLK2
CPUCLK3
V
SS
SDRAM0
SDRAM1
V
DDQ3
SDRAM2
SDRAM3
V
SS
SDRAM4
SDRAM5
V
DDQ3
SDRAM6/CPU_STOP
SDRAM7/PCI_STOP
AV
DD
XTALIN
XTALOUT
中央处理器
PLL
停止
逻辑
SEL
模式
EPROM
SYS
PLL
/2
延迟
停止
逻辑
串行
接口
控制
逻辑
分而
MUX逻辑
PWR_DWN
SCLK
SDATA
赛普拉斯半导体公司
文件编号： 38-07332修订版**
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年12月7日
CY2277A-1,-1M,-3,-7M,-12,-12M,-12I
14.318
兆赫
OSC 。
CY2277A
销摘要
名字
V
DDQ3
V
DDQ2
V
DDCPU
AV
DD
V
SS
XTALIN
[2]
XTALOUT
[2]
模式
SEL
SDATA
SCLK
PWR_DWN
PWR_SEL
SDRAM7/PCI_STOP
SDRAM6/CPU_STOP
SDRAM的[0： 5]
CPUCLK [0：3 ]
PCICLK [0： 5]
PCICLK_F
IOAPIC
文献[ 0 ： 1 ]
USBCLK / IOCLK
引脚
7, 15, 21, 28, 34
46
40
25, 48
4
5
6
18
19
20
44
47
26
27
36, 35, 33, 32, 30, 29
42, 41, 39, 38
9, 11, 12, 13, 14, 16
8
45
1, 2
22, 23
描述
3.3V数字电源
IOAPIC数字电源， 2.5V
CPU数字供电电压， 2.5V或3.3V
3.3V模拟电源电压
参考晶振输入
参考晶体反馈
模式选择输入，使电源管理功能
选择输入，使66.66 MHz或60 MHz的CPU时钟（参见功能
表。 ）
SMBus串行数据输入串行配置端口
SMBus串行时钟输入串行配置端口
低电平有效控制输入将OSC 。 ， PLL和在掉电状态下输出
电源选择输入，指示是否V
DDCPU
是在2.5V或3.3V
HIGH = 3.3V，低= 2.5V （内部上拉至V
DD
)
SDRAM时钟输出。此外，低电平有效控制输入停止PCI时钟，
当启用MODE为低
SDRAM时钟输出。此外，低电平有效控制输入停止CPU时钟，
当启用MODE为低
SDRAM时钟输出，具有相同的频率， CPU时钟
CPU时钟输出
PCI时钟输出
PCI时钟输出，自由运行
IOAPIC时钟输出
参考时钟输出， 14.318兆赫。 REF0驱动45 pF负载
USB或IO时钟输出，选择串口词频
3 ， 10 ， 17 ， 24 ， 31 ， 37 ， 43地
注意：
2，为了获得最佳的精度，使用并行谐振晶体，C
负载
= 18 pF的。
文件编号： 38-07332修订版**
第19 2
CY2277A
功能表（ -1 ， -1M ， -7M ， -12 ， -12M ， -12I ）
SEL
0
1
XTALIN
14.318兆赫
14.318兆赫
CPUCLK [0：3 ]
SDRAM的[0：7 ]
60.0兆赫
66.67 MHz的
PCICLK [0： 5]
PCICLK_F
30.0兆赫
33.33 MHz的
文献[ 0 ： 1 ]
IOAPIC
14.318兆赫
14.318兆赫
USBCLK / IOCLK
[3]
48.0兆赫/ 24.0兆赫
48.0兆赫/ 24.0兆赫
功能表（ -3 ）
SEL
0
1
XTALIN
14.318兆赫
14.318兆赫
CPUCLK [0：3 ]
SDRAM的[0：7 ]
33.33 MHz的
66.67 MHz的
PCICLK [0： 5]
PCICLK_F
16.67 MHz的
33.33 MHz的
文献[ 0 ： 1 ]
IOAPIC
14.318兆赫
14.318兆赫
USBCLK / IOCLK
[3]
48.0兆赫/ 24.0兆赫
48.0兆赫/ 24.0兆赫
实际时钟频率的值（-1， -1M ，-3， -7M ，
-12 ， -12M ， -12I ）
时钟输出
CPUCLK ，
SDRAM
CPUCLK ，
SDRAM
USBCLK
[4]
IOCLK
目标
频率
（兆赫）
66.67
60.0
48.0
24.0
实际
频率
（兆赫）
66.654
60.0
48.008
24.004
PPM
–195
0
167
167
CPU和PCI时钟驱动器的优势
匹配阻抗的上升沿和下降沿上
输出驱动器
输出阻抗： 25Ω （典型值）测量1.5V
注意事项：
3.上电时，在这些输出的默认频率为48兆赫。
4.符合英特尔USB时钟的要求。
文件编号： 38-07332修订版**
第19 3
CY2277A
电源管理逻辑
CPU_STOP
X
0
0
1
1
PCI_STOP
X
0
1
0
1
PWR_DWN
0
1
1
1
1
CPUCLK
低
低
低
60分之66 MHZ
60分之66 MHZ
PCICLK
低
低
三十零分之三十三兆赫
低
三十零分之三十三兆赫
PCICLK_F
停止
运行
运行
运行
运行
其他钟表
停止
运行
运行
运行
运行
OSC 。
关闭
运行
运行
运行
运行
锁相环
关闭
运行
运行
运行
运行
串行配置地图
串行位将通过在下面的时钟驱动器中读取
顺序：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6,5 ，4， 3，2， 1，0
.
.
字节的N - 位7 ， 6,5 ，4， 3，2， 1，0
保留，未使用的位应设定为“0” 。
为CY2277A SMBus的地址是：
字节0 ：功能和频率选择时钟
寄存器（ 1 =启用， 0 =禁用）
位
针＃
描述
（保留）开车到'0'
（保留）开车到' 0' -1 ， -1M ， -3 ， -7M ， -12 ，
-12M ， -12I
（保留）开车到' 0' -1 ， -1M ， -3 ， -7M ， -12 ，
-12M ， -12I
（保留）开车到' 0' -1 ， -1M ， -3 ， -7M ， -12 ，
-12M ， -12I
48/24兆赫（频率选择） 1 = 48 MHz的
（默认值） ， 0 = 24 MHz的
48/24兆赫（频率选择） 1 = 48 MHz的
（默认值） ， 0 = 24 MHz的
第1位
1
1
0
0
位0
1 - 三态（见下表）
0 - N / A
1 - 测试模式（见下表）
0 - 正常运行
第7位 -
第6位 -
第5位 -
第4位 -
3位23
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
----
2位22
第1位 -
位0
选择功能
输出
功能说明
三态
测试模式
高阻
TCLK/2
[5]
中央处理器
PCI ， PCI_F
高阻
TCLK/4
SDRAM
高阻
TCLK/2
REF
高阻
TCLK
IOAPIC
高阻
TCLK
IOCLK
高阻
TCLK/4
USBCLK
高阻
TCLK/2
注意：
在XTALIN提供5 TCLK ， 4脚。
文件编号： 38-07332修订版**
第19 4
CY2277A
字节1 ： CPU ， 24/48 MHz的有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
23
22
--
不适用
38
39
41
42
描述
48/24兆赫（有效/无效）
48/24兆赫（有效/无效）
（保留）开车到'0'
不使用驱动器0
CPUCLK3 （有效/无效）
CPUCLK2 （有效/无效）
CPUCLK1 （有效/无效）
CPUCLK0 （有效/无效）
字节2 ： PCI有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
--
8
16
14
13
12
11
9
针＃
描述
（保留）开车到'0'
PCICLK_F （有效/无效）
PCICLK5 （有效/无效）
PCICLK4 （有效/无效）
PCICLK3 （有效/无效）
PCICLK2 （有效/无效）
PCICLK1 （有效/无效）
PCICLK0 （有效/无效）
字节3 ： SDRAM的有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
针＃
描述
SDRAM7 （有效/无效）
SDRAM6 （有效/无效）
SDRAM5 （有效/无效）
SDRAM4 （有效/无效）
SDRAM3 （有效/无效）
SDRAM2 （有效/无效）
SDRAM1 （有效/无效）
SDRAM0 （有效/无效）
位7月26日
位6月27日
第5位29
4位30
3位32
2位33
1位35
位0 36
字节4 ： SDRAM的有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
不适用
不适用
不适用
不适用
不适用
不适用
不适用
不适用
描述
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
字节5 ：外围有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
--
--
--
45
--
--
1
2
描述
（保留）开车到'0'
（保留）开车到'0'
（保留）开车到'0'
IOAPIC （有效/无效）
（保留）开车到'0'
（保留）开车到'0'
REF1 （有效/无效）
REF0 （有效/无效）
字节6 ：保留，以备将来使用
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
电源电压................................................ ..- 0.5 + 7.0V
输入电压............................................ -0.5V到V
DD
+ 0.5
储存温度（无冷凝） .... -65 ° C至+ 150°C
结温............................................... + 150℃
封装功耗1W ..............................................
静电放电电压............................................ >2000V
（每MIL -STD -883方法3015 ，喜欢V
DD
引脚连在一起）
文件编号： 38-07332修订版**
第19 5
7A
CY2277A
奔腾
/ II ， 6X86 ， K6时钟合成器/驱动器，用于台式机/
移动PC采用Intel
82430TX和2个DIMM或3 SO- DIMM内存模块
特点
混合2.5V和3.3V工作电压
完整的时钟解决方案，以满足养老金需求
氚
，奔腾
二， 6X86 ，或K6主板
- 4个CPU时钟在2.5V或3.3V
- 最多八个3.3V的SDRAM时钟
- 七3.3V PCI同步时钟，一次免费
运行
- 两个3.3V USB / IO时钟的48或24 MHz时，可选择
通过串行接口
- 一个2.5V IOAPIC时钟频率为14.318兆赫
- 两个3.3V参考。时钟在14.318兆赫
工厂EPROM可编程CPU ， PCI和USB / IO
时钟频率为自定义配置
工厂EPROM可编程的输出驱动器和转换
率EMI定制
模式使能引脚CPU_STOP和PCI_STOP
SMBus串行接口配置
提供节省空间的48引脚SSOP和TSSOP
包。
该CY2277A具有掉电， CPU停止和PCI止动销
电源管理控制。在CPU停止和PCI站
由MODE引脚来控制。它们的复用
SDRAM时钟输出，并且被选择时，模式引脚
被拉低。此外，这些输入是同步
片上，从而实现无干扰的过渡。当
CPU_STOP输入后，可将CPU的输出驱动
低。当PCI_STOP输入被认定时，在PCI输出
（除自由运行的PCI时钟）被驱动为低电平。最后，
当PWR_DWN引脚置位，参考振荡器
和PLL被关闭，所有输出驱动为低电平。
该CY2277A输出设计用于低EMI辐射。
控制上升和下降时间，唯一的输出驱动电路和
工厂EPROM可编程的输出驱动器和压摆率恩
能够优化配置的EMI控制。
CY2277A选择指南
时钟输出
的CPU （60， 66.6兆赫）
CPU （ 33.3 ， 66.6兆赫）
CPU （ SMBus的选择 -
能）
PCI （ CPU / 2 ）
SDRAM
USB / IO （ 48或24兆赫）
IOAPIC （ 14.318兆赫）
参考文献（ 14.318兆赫）
CPU -PCI延迟
注意：
1.一个自由运行PCI时钟。
-1/-1M
4
--
--
7
[1]
6/8
2
1
2
-3
--
4
--
7
[1]
6/8
2
1
2
-7M
4
--
--
7
[1]
6/8
2
1
2
<1 NS
-12/
-12M/
-12I
4
--
--
7
[1]
6/8
2
1
2
1-4 NS
功能说明
该CY2277A是一个时钟合成器/驱动器，用于奔腾，戊
氚二， 6X86和K6设计与Intel便携式电脑
82430TX或类似的芯片组。有三种可用的选项
如图所示选择指南
在2.5V的CY2277A输出4个CPU时钟或3.3V最多
9种可选频率。有多达八个3.3V
SDRAM的时钟和7个PCI时钟，在二分之一的运行
CPU时钟频率。其中一个PCI时钟是自由运行。
此外，该部分输出两个3.3V的USB / IO时钟的48
兆赫或24兆赫， 1 2.5V IOAPIC时钟在14.318兆赫，并且
2 3.3V基准时钟在14.318兆赫。在CPU ， PCI ，
USB和IO时钟频率出厂EPROM编程
梅布尔轻松定制与快速周转时间。
1-6纳秒1-6纳秒
逻辑框图
IOAPIC （ 14.318兆赫）
V
DDQ2
文献[ 0-1 ]
(14.318)
引脚配置
SSOP
顶视图
REF1
REF0
V
SS
XTALIN
CPUCLK[0–3]
XTALOUT
模式
V
DDQ3
V
DDCPU
PCICLK_F
PCICLK0
SDRAM[0–5]
V
SS
PCICLK1
SDRAM6/CPU_STOP
PCICLK2
PCICLK3
PCICLK4
SDRAM7/PCI_STOP
V
DDQ3
PCICLK5
V
SS
SEL
PCI[0–5]
SDATA
SCLK
PCICLK_F
V
DDQ3
USBCLK / IOCLK [ 0 ： 1 ]
USBCLK / IOCLK
USBCLK / IOCLK
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
AV
DD
PWR_SEL
V
DDQ2
IOAPIC
PWR_DWN
V
SS
CPUCLK0
CPUCLK1
V
DDCPU
CPUCLK2
CPUCLK3
V
SS
SDRAM0
SDRAM1
V
DDQ3
SDRAM2
SDRAM3
V
SS
SDRAM4
SDRAM5
V
DDQ3
SDRAM6/CPU_STOP
SDRAM7/PCI_STOP
AV
DD
XTALIN
XTALOUT
中央处理器
PLL
停止
逻辑
SEL
模式
EPROM
SYS
PLL
/2
延迟
停止
逻辑
串行
接口
控制
逻辑
分而
MUX逻辑
PWR_DWN
SCLK
SDATA
赛普拉斯半导体公司
文件编号： 38-07332修订版**
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年12月7日
CY2277A-1,-1M,-3,-7M,-12,-12M,-12I
14.318
兆赫
OSC 。
CY2277A
销摘要
名字
V
DDQ3
V
DDQ2
V
DDCPU
AV
DD
V
SS
XTALIN
[2]
XTALOUT
[2]
模式
SEL
SDATA
SCLK
PWR_DWN
PWR_SEL
SDRAM7/PCI_STOP
SDRAM6/CPU_STOP
SDRAM的[0： 5]
CPUCLK [0：3 ]
PCICLK [0： 5]
PCICLK_F
IOAPIC
文献[ 0 ： 1 ]
USBCLK / IOCLK
引脚
7, 15, 21, 28, 34
46
40
25, 48
4
5
6
18
19
20
44
47
26
27
36, 35, 33, 32, 30, 29
42, 41, 39, 38
9, 11, 12, 13, 14, 16
8
45
1, 2
22, 23
描述
3.3V数字电源
IOAPIC数字电源， 2.5V
CPU数字供电电压， 2.5V或3.3V
3.3V模拟电源电压
参考晶振输入
参考晶体反馈
模式选择输入，使电源管理功能
选择输入，使66.66 MHz或60 MHz的CPU时钟（参见功能
表。 ）
SMBus串行数据输入串行配置端口
SMBus串行时钟输入串行配置端口
低电平有效控制输入将OSC 。 ， PLL和在掉电状态下输出
电源选择输入，指示是否V
DDCPU
是在2.5V或3.3V
HIGH = 3.3V，低= 2.5V （内部上拉至V
DD
)
SDRAM时钟输出。此外，低电平有效控制输入停止PCI时钟，
当启用MODE为低
SDRAM时钟输出。此外，低电平有效控制输入停止CPU时钟，
当启用MODE为低
SDRAM时钟输出，具有相同的频率， CPU时钟
CPU时钟输出
PCI时钟输出
PCI时钟输出，自由运行
IOAPIC时钟输出
参考时钟输出， 14.318兆赫。 REF0驱动45 pF负载
USB或IO时钟输出，选择串口词频
3 ， 10 ， 17 ， 24 ， 31 ， 37 ， 43地
注意：
2，为了获得最佳的精度，使用并行谐振晶体，C
负载
= 18 pF的。
文件编号： 38-07332修订版**
第19 2
CY2277A
功能表（ -1 ， -1M ， -7M ， -12 ， -12M ， -12I ）
SEL
0
1
XTALIN
14.318兆赫
14.318兆赫
CPUCLK [0：3 ]
SDRAM的[0：7 ]
60.0兆赫
66.67 MHz的
PCICLK [0： 5]
PCICLK_F
30.0兆赫
33.33 MHz的
文献[ 0 ： 1 ]
IOAPIC
14.318兆赫
14.318兆赫
USBCLK / IOCLK
[3]
48.0兆赫/ 24.0兆赫
48.0兆赫/ 24.0兆赫
功能表（ -3 ）
SEL
0
1
XTALIN
14.318兆赫
14.318兆赫
CPUCLK [0：3 ]
SDRAM的[0：7 ]
33.33 MHz的
66.67 MHz的
PCICLK [0： 5]
PCICLK_F
16.67 MHz的
33.33 MHz的
文献[ 0 ： 1 ]
IOAPIC
14.318兆赫
14.318兆赫
USBCLK / IOCLK
[3]
48.0兆赫/ 24.0兆赫
48.0兆赫/ 24.0兆赫
实际时钟频率的值（-1， -1M ，-3， -7M ，
-12 ， -12M ， -12I ）
时钟输出
CPUCLK ，
SDRAM
CPUCLK ，
SDRAM
USBCLK
[4]
IOCLK
目标
频率
（兆赫）
66.67
60.0
48.0
24.0
实际
频率
（兆赫）
66.654
60.0
48.008
24.004
PPM
–195
0
167
167
CPU和PCI时钟驱动器的优势
匹配阻抗的上升沿和下降沿上
输出驱动器
输出阻抗： 25Ω （典型值）测量1.5V
注意事项：
3.上电时，在这些输出的默认频率为48兆赫。
4.符合英特尔USB时钟的要求。
文件编号： 38-07332修订版**
第19 3
CY2277A
电源管理逻辑
CPU_STOP
X
0
0
1
1
PCI_STOP
X
0
1
0
1
PWR_DWN
0
1
1
1
1
CPUCLK
低
低
低
60分之66 MHZ
60分之66 MHZ
PCICLK
低
低
三十零分之三十三兆赫
低
三十零分之三十三兆赫
PCICLK_F
停止
运行
运行
运行
运行
其他钟表
停止
运行
运行
运行
运行
OSC 。
关闭
运行
运行
运行
运行
锁相环
关闭
运行
运行
运行
运行
串行配置地图
串行位将通过在下面的时钟驱动器中读取
顺序：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6,5 ，4， 3，2， 1，0
.
.
字节的N - 位7 ， 6,5 ，4， 3，2， 1，0
保留，未使用的位应设定为“0” 。
为CY2277A SMBus的地址是：
字节0 ：功能和频率选择时钟
寄存器（ 1 =启用， 0 =禁用）
位
针＃
描述
（保留）开车到'0'
（保留）开车到' 0' -1 ， -1M ， -3 ， -7M ， -12 ，
-12M ， -12I
（保留）开车到' 0' -1 ， -1M ， -3 ， -7M ， -12 ，
-12M ， -12I
（保留）开车到' 0' -1 ， -1M ， -3 ， -7M ， -12 ，
-12M ， -12I
48/24兆赫（频率选择） 1 = 48 MHz的
（默认值） ， 0 = 24 MHz的
48/24兆赫（频率选择） 1 = 48 MHz的
（默认值） ， 0 = 24 MHz的
第1位
1
1
0
0
位0
1 - 三态（见下表）
0 - N / A
1 - 测试模式（见下表）
0 - 正常运行
第7位 -
第6位 -
第5位 -
第4位 -
3位23
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
----
2位22
第1位 -
位0
选择功能
输出
功能说明
三态
测试模式
高阻
TCLK/2
[5]
中央处理器
PCI ， PCI_F
高阻
TCLK/4
SDRAM
高阻
TCLK/2
REF
高阻
TCLK
IOAPIC
高阻
TCLK
IOCLK
高阻
TCLK/4
USBCLK
高阻
TCLK/2
注意：
在XTALIN提供5 TCLK ， 4脚。
文件编号： 38-07332修订版**
第19 4
CY2277A
字节1 ： CPU ， 24/48 MHz的有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
23
22
--
不适用
38
39
41
42
描述
48/24兆赫（有效/无效）
48/24兆赫（有效/无效）
（保留）开车到'0'
不使用驱动器0
CPUCLK3 （有效/无效）
CPUCLK2 （有效/无效）
CPUCLK1 （有效/无效）
CPUCLK0 （有效/无效）
字节2 ： PCI有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
--
8
16
14
13
12
11
9
针＃
描述
（保留）开车到'0'
PCICLK_F （有效/无效）
PCICLK5 （有效/无效）
PCICLK4 （有效/无效）
PCICLK3 （有效/无效）
PCICLK2 （有效/无效）
PCICLK1 （有效/无效）
PCICLK0 （有效/无效）
字节3 ： SDRAM的有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
针＃
描述
SDRAM7 （有效/无效）
SDRAM6 （有效/无效）
SDRAM5 （有效/无效）
SDRAM4 （有效/无效）
SDRAM3 （有效/无效）
SDRAM2 （有效/无效）
SDRAM1 （有效/无效）
SDRAM0 （有效/无效）
位7月26日
位6月27日
第5位29
4位30
3位32
2位33
1位35
位0 36
字节4 ： SDRAM的有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
不适用
不适用
不适用
不适用
不适用
不适用
不适用
不适用
描述
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
不使用时，开车到“0”
字节5 ：外围有效/无效
寄存器（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
--
--
--
45
--
--
1
2
描述
（保留）开车到'0'
（保留）开车到'0'
（保留）开车到'0'
IOAPIC （有效/无效）
（保留）开车到'0'
（保留）开车到'0'
REF1 （有效/无效）
REF0 （有效/无效）
字节6 ：保留，以备将来使用
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
电源电压................................................ ..- 0.5 + 7.0V
输入电压............................................ -0.5V到V
DD
+ 0.5
储存温度（无冷凝） .... -65 ° C至+ 150°C
结温............................................... + 150℃
封装功耗1W ..............................................
静电放电电压............................................ >2000V
（每MIL -STD -883方法3015 ，喜欢V
DD
引脚连在一起）
文件编号： 38-07332修订版**
第19 5
QQ：2880707522 复制
