CY2273A
奔腾/ II ， 6X86 ， K6时钟合成器/驱动器，用于台式电脑
英特尔82430TX ， 82440LX或ALI IV / IV + ， AGP和3个DIMM内存模块
特点
混合2.5V和3.3V工作电压
对于奔腾，奔腾II完整的时钟解决方案，
Cyrix和AMD处理器的主板
- 4个CPU时钟在2.5V或3.3V
- 最多12个3.3V的SDRAM时钟
- 七个PCI同步时钟， 1自由运行
- 一个3.3V 48 MHz的USB时钟
- 一个2.5V IOAPIC时钟（ -3选项）
- 两个AGP时钟的60或66.6MHz频率范围内（ -2选项）
- 一个3.3V的参考。在14.318 MHz的时钟
I
2
C串行配置接口
工厂EPROM可编程的输出驱动器和转换
率EMI定制
工厂EPROM可编程CPU时钟频率
自定义配置
掉电， CPU停止和PCI止动销
提供节省空间的48引脚SSOP封装
该CY2273A拥有断电，停止CPU和PCI
停针的电源管理控制。这些输入
复用SDRAM时钟输出，以及被选择的时候
MODE引脚被拉低。此外，该信号是同步
chronized片上，并确保在无干扰转换
输出。当CPU_STOP输入被置位时，CPU
时钟输出为低电平。当PCI_STOP输入
置，该PCI时钟输出（除自由运行的PCI
时钟）被拉低。当PWR_DWN引脚置位，
参考振荡器和PLL被关闭，所有输出
看跌期权被拉低。
该CY2273A输出设计用于低EMI辐射。
控制上升和下降时间，唯一的输出驱动电路和
工厂EPROM可编程的输出驱动器和压摆率恩
能够优化配置的EMI控制。
CY2273A选择指南
时钟输出
CPU （ 60 ， 66.6 ， 75 ，
83.3兆赫）
的CPU （60， 66.6兆赫）
SDRAM
PCI （ 30 ， 33.3MHz ）
USB / IR （ 48MHz的）
AGP （ 60或66MHz的）
IOAPIC （ 14.318MHz ）
参考文献（ 14.318MHz ）
CPU -PCI延迟
注意：
1.一个自由运行PCI时钟。
CY2273A - 3只
-1
4
--
9/12
7
[1]
1
--
--
1
-2
4
--
9/12
5
[1]
1
2
--
1
-3
--
4
9/12
7
[1]
1
--
1
1
NS 0
-4
4
--
9/12
7
[1]
1
--
--
1
NS 0
功能说明
该CY2273A是一个时钟合成器/驱动器的奔腾，戊
氚II ， Cyrix的，或者使用基于AMD处理器的PC英特尔
82430TX ， 82440LX ， ALI阿拉丁IV或阿拉丁IV +芯片组。
该CY2273A - 1输出4个CPU时钟在2.5V或3.3V与
高达83.3MHz操作。有7个PCI时钟运行
在30和33.3MHz 。其中一个PCI时钟是自由运行。
此外，该部分输出到12的3.3V的SDRAM时钟
1 3.3V USB时钟为48 MHz时，和一个3.3V的参考时钟
在14.318兆赫。该CY2273A - 2类似，不同之处在于
PCICLK4和PCICLK5现在AGP时钟。该CY2273A - 3
更适合于奔腾II的系统，因为它输出1 2.5V
IOAPIC时钟。最后， CY2273A -4是类似于
CY2273A - 1除了是支持0 -NS CPU -PCI延迟。
1-5.5 NS 1-5.5 NS
逻辑框图
IOAPIC
V
DDQ2
XTALIN
XTALOUT
14.318
兆赫
OSC 。
REF0 （ 14.318兆赫）
中央处理器
PLL
停止
逻辑
CPUCLK [ 0-3 ]
V
DDCPU
SEL0
SEL1
CY2273A -1，-2 ，-4只
EPROM
SDRAM5/PWR_DWN
SDRAM的[ 0-4 ]，[ 8-11 ]
SDRAM6/CPU_STOP
模式
SYS PLL
延迟（ -1，-2选项）
/ 1或/1.25
SDRAM7/PCI_STOP
CY2273A - 2只
AGP的[0,1]
/ 1或/ 2
串行
接口
控制
逻辑
停止
逻辑
PCI [0-5 ] ， PCI [ 0-3 ]
PCICLK_F
USBCLK （ 48兆赫）
SCLK
SDATA
Intel和Pentium是Intel Corporation的注册商标。我
2
C是飞利浦公司的商标。
赛普拉斯半导体公司
3901北一街
圣荷西
CA 95134
408-943-2600
1998年10月12日
CY2273A
销摘要
名字
V
DDQ3
V
DDQ2
V
DDCPU
AV
DD
V
SS
XTALIN
[2]
XTALOUT
[2]
SDRAM7/
PCI_STOP
SDRAM6/
CPU_STOP
SDRAM5/
PWR_DWN
SDRAM的[0： 4]
[8:11]
SEL0
SEL1
CPUCLK [0：3 ]
PCICLK [0： 5]或
PCICLK [0：3 ]
PCICLK_F
AGPCLK [0：1 ]
IOAPIC
REF0
USBCLK
SDATA
SCLK
模式
销（ -1 ， -4 ）
6, 14, 19, 30, 36,
48
不适用
42
1
3, 9, 16, 22, 27,
33, 39, 45
4
5
28
29
31
销（-2 ）
6, 14, 19, 30, 36,
48
不适用
42
1
3, 9, 16, 22, 27,
33, 39, 45
4
5
28
29
31
销（ -3 ）
6, 14, 19, 30, 36
48
42
23
3, 9, 16, 22, 27,
33, 39, 45
4
5
28
29
31
描述
3.3V数字电源
IOAPIC数字电源， 2.5V
CPU数字供电电压， 2.5V或3.3V
模拟电源， 3.3V
地
参考晶振输入
参考晶体反馈
SDRAM时钟输出。此外，低电平有效控制输入
停止PCI时钟，使能模式时为低。
SDRAM时钟输出。此外，低电平有效控制输入
停止CPU时钟，当启用MODE为低。
SDRAM时钟输出。此外，低电平有效控制输入
断电装置，当启用MODE为低。
38, 37, 35, 34,
38, 37, 35, 34,
38, 37, 35, 34,
SDRAM时钟输出
32, 21, 20, 18, 17 32, 21, 20, 18, 17 32, 21, 20, 18, 17
26
46
44, 43, 41, 40
8, 10, 11, 12, 13,
15
7
不适用
不适用
2
47
23
24
25
26
46
44, 43, 41, 40
8, 10, 11, 12
7
13, 15
不适用
2
47
23
24
25
46
不适用
44, 43, 41, 40
8, 10, 11, 12, 13,
15
7
不适用
47
2
1
24
25
26
CPU频率选择输入，位0 （见下表）。
CPU频率选择输入，位0 （见下表）。
CPU时钟输出
PCI时钟输出，在30或33.33 MHz的
自由运行PCI时钟输出
在60或66.66 MHz的AGP时钟输出
IOAPIC时钟输出
3.3V参考时钟输出
在48 MHz的USB时钟输出
串行数据输入串行配置端口
串行时钟输入串行配置端口
模式选择引脚，使电源管理
特点
注意：
2，为了获得最佳的精度，使用并行谐振晶体，C
负载
= 18 pF的。
功能表（ -1，-2和-4）
SEL1
0
0
1
1
SEL0
0
1
0
1
2
2
2.5
2.5
CPU / PCI
比
CPUCLK [0：3 ]
SDRAM [ 0:11 ]
60.0兆赫
66.67 MHz的
75.0兆赫
83.33 MHz的
PCICLK [0： 5]
PCICLK_F
30.0兆赫
33.33 MHz的
30.0兆赫
33.33 MHz的
AGP
（-2只）
60.0兆赫
66.66 MHz的
60.0兆赫
66.66 MHz的
REF0
IOAPIC
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
USBCLK
48兆赫
48兆赫
48兆赫
48兆赫
功能表（ -3 ）
SEL0
0
1
CPU / PCI比率
2
2
CPUCLK [0：3 ] / SDRAM的[ ○点11 ]
60.0兆赫
66.67 MHz的
PCICLK [0： 4] ， PCICLK_F
30.0兆赫
33.33 MHz的
REF0/IOAPIC
14.318兆赫
14.318兆赫
USBCLK
48兆赫
48兆赫
3
CY2273A
实际的时钟频率值
时钟输出
CPUCLK
CPUCLK
CPUCLK
CPUCLK
USBCLK
目标
频率
（兆赫）
66.67
60.0
75.0
83.33
48.0
实际
频率
（兆赫）
66.654
60.0
75.0
83.138
48.008
0
0
–1947
167
PPM
–195
输出阻抗： 25Ω （典型值）测量1.5V
电源管理逻辑
[3]
- 主动当MODE引脚保持“低”
CPU_STOP
X
0
0
1
1
PCI_STOP PWR_DWN
X
0
1
0
1
0
1
1
1
1
CPUCLK
低
低
低
低
低
三十零分之三十三兆赫
PCICLK
PCICLK_F
停止
运行
运行
运行
运行
其他
钟
停止
运行
运行
运行
运行
OSC 。
关闭
锁相环
关闭
运行运行
运行运行
运行运行
运行运行
60/66/75/83 MHz低
60/66/75/83兆赫30/33/30/33兆赫
串行配置地图
串行位将通过在下面的时钟驱动器中读取
顺序：
字节0 - 位7 ， 6,5 ，4， 3，2， 1，0
字节1 - 位7 ， 6,5 ，4， 3，2， 1，0
.
.
字节的N - 位7 ， 6,5 ，4， 3，2， 1，0
保留，未使用的位应设定为“0” 。
I
2
为CY2273 C类地址是：
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
----
字节0 ：功能和频率选择时钟
寄存器（ 1 =启用， 0 =禁用）
位
针＃
描述
（保留）开车到'0'
（保留）开车到'0'
（保留）开车到'0'
（保留）开车到'0'
（保留）开车到'0'
（保留）开车到'0'
第1位
1
1
0
0
位0
1 - 三态
0 - N / A
1 - 测试模式
0 - 正常运行
第7位 -
第6位 -
第5位 -
第4位 -
第3位 -
第2位 -
第1位 -
位0
选择功能
输出
功能说明
三态
测试模式
[5]
只有-2
REF
高阻
TCLK
IOAPIC
高阻
TCLK
USBCLK
高阻
TCLK/2
AGP
高阻
TCLK/2
中央处理器
高阻
TCLK/2
[4]
PCI ， PCI_F
高阻
TCLK/4
SDRAM
高阻
TCLK/2
注意事项：
3. AGP时钟驱动的PCICLK5和PCICLK4在-2选项。这些时钟的行为类似于PCICLK_F输出，因为它们是自由运行和停止
只有当PWR_DWN引脚置位。的AGP时钟频率的函数表，如图所示。
在XTALIN针在测试模式下提供4 TCLK 。
5.仅对SEL1 = 0 。
4
CY2273A
字节1 ： CPU有效/无效注册
（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
47 （-1 ，-2和-4）
1 （ -3只）
不适用
不适用
不适用
40
41
43
44
描述
USBCLK
（保留）开车到'0'
（保留）开车到'0'
不习惯 - 开车到'0'
CPUCLK3 （有效/无效）
CPUCLK2 （有效/无效）
CPUCLK1 （有效/无效）
CPUCLK0 （有效/无效）
第3位
第2位
第1位
位0
12
11
10
8
4位
13
字节2 ： PCI有效/无效注册
（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
--
7
15
针＃
描述
（保留）开车到'0'
PCICLK_F （有效/无效）
PCICLK5 （有效/无效） （ -1 ， -3和-4 ）
AGP1 （有效/无效） （-2只）
PCICLK4 （有效/无效） （ -1 ， -3和-4 ）
AGP0 （有效/无效） （-2只）
PCICLK3 （有效/无效）
PCICLK2 （有效/无效）
PCICLK1 （有效/无效）
PCICLK0 （有效/无效）
字节3 ： SDRAM的有效/无效注册
（ 1 =有效， 0 =无效） ，默认=活动
位
针＃
描述
SDRAM7 （有效/无效）
SDRAM6 （有效/无效）
SDRAM5 （有效/无效）
SDRAM4 （有效/无效）
SDRAM3 （有效/无效）
SDRAM2 （有效/无效）
SDRAM1 （有效/无效）
SDRAM0 （有效/无效）
位7月28日
位6月29日
第5位31
4位32
3位34
2位35
1位37
位0 38
字节4 ： SDRAM的有效/无效注册
（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
不适用
不适用
不适用
不适用
17
18
20
21
描述
不习惯 - 开车到'0'
不习惯 - 开车到'0'
不习惯 - 开车到'0'
不习惯 - 开车到'0'
SDRAM11
SDRAM10
SDRAM9
SDRAM8
字节5 ：外围有效/无效注册
（ 1 =有效， 0 =无效） ，默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
不适用
不适用
不适用
47
不适用
不适用
不适用
2
描述
（保留）开车到'0'
（保留）开车到'0'
（保留）开车到'0'
IOAPIC （有效/无效） （ -3只）
（保留）开车到'0'
（保留）开车到'0'
（保留）开车到'0'
REF0 （有效/无效）
字节6 ：保留，以备将来使用
5
QQ：2880707522 复制
