初步
CY22701
1 PLL在系统可编程时钟发生器
特点
在系统可编程通过I
2
系列
编程接口（SPI）
可编程SRAM和非易失性EEPROM
与3.3V供电的存储器位
集成的可编程P锁相环
和Q计数器，输出分频器
低抖动，高精度输出
3.3V工作电压
8引脚SOIC
好处
自定义定时解决方案的设计不适合
工厂定制芯片， Xtals ，或ASIC进行生产
计划和优化设计，同时芯片上系统
板
包含在芯片编程电压
高性能PLL使能输出的控制
频率是定制，以支持广泛
应用范围
符合复杂系统的关键时序要求
设计
符合工业标准电压平台
行业标准包装节省了电路板空间
产品型号
CY22701
输出数
2
输入频率范围
输出频率范围
1 - 167兆赫（驱动时钟输入） { }商业80千赫 - 200兆赫（ 3.3V ） { }商用
1 -150兆赫（驱动时钟输入） { }工业
80千赫-167兆赫（ 3.3V ） { }工业
8 - 30兆赫（水晶参考） {通信。或工业。 }
逻辑框图
XIN
XOUT
产量
分频器
产量
交叉点
开关
ARRAY
OSC
Q
Φ
VCO
P
PLL
CLK1
CLK2
时钟
CON组fi guration
EEPROM
存储阵列
引脚配置
WP
[I
2
C- SPI ： ]
SCL
SDAT
XIN
VDD
VDD VSS
1
2
3
4
8
XOUT
CY22701
7
CLK2/WP
6
CLK1
5
SCL
8引脚SOIC
SDA
VSS
赛普拉斯半导体公司
文件编号： 38-07698牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年2月8日
初步
引脚说明
名字
XIN
VDD
SDAT
VSS
SCL
CLK1
CLK2/WP
XOUT
[1]
引脚数
1
2
3
4
5
6
7
8
描述
参考晶振输入
3.3V电源电压
串行编程数据输入
地
串行编程时钟信号输入
时钟输出1 （默认为参考频率）
时钟输出2 /写保护（默认写保护）
参考晶体输出
CY22701
功能说明
该CY22701使用的EEPROM阵列沿带片上
编程电压对器件编程的开发，
或在生产上的电路板。一个行业标准I
2
C
串行编程接口（ SPI ）用于编程
便笺和时钟的核心。
时钟功能
所述可编程时钟芯被配置为以下
产品特点：
晶振：
可编程驱动器和负载，支持
高达167 MHz的外部引用。请参见参考
频率（ REF），第4页上
PLL ：
可编程P，Q偏移，以及环路滤波器的参数。
输出：
2个输出和两个可编程的线性分频器。
CLK1和2的输出摆幅由VDD （ 3.3V ）设置。
时钟配置存储在一个专用的2千比特块
非易失性EEPROM和SRAM挥发的2千比特块。该
SPI用于写入新的配置数据的片
这是在时钟内定义可编程寄存器
配置存储器块。
串行编程接口（ SPI ）
该SPI使用业界标准的信令包括标准的和
快速模式下编程的2千位EEPROM专用时钟
配置，并在2千位的SRAM块。见章节
与使用上的串行编程接口开始
第2页了解更多信息。
引脚7配置为写保护（见“写保护（ WP ）
寄存器“第5页上的部分配置为CLK2 ）
这种默认的时钟配置通常定制，以满足
特定应用的需要。它提供了一个时钟信号
当电源接通时，以促进系统内编程。 Alterna-
疑心，所述CY22701可以用不同的时钟编程
配置之前，在系统中的CY22701的位置。
虽然你可以开发自己的子程序进行编程的任何或
所有在下面几页中描述的各个寄存器，
它可能是更容易使用CyberClocks 以产生所需
寄存器设置文件。
使用串行编程接口
该CY22701提供工业标准的串行
编程接口，用于易失性和非易失性，在系统
独特的频率和选项编程。串行
编程和重编程可以快速设计
变化和产品改进，消除了库存
旧的设计部分，并简化了制造。
该CY22701是一组两个从器件地址与
如图
图1 。
串行编程接口
在CY22701时钟配置2千比特的EEPROM地址
块是68H 。的串行编程接口地址
CY22701时钟配置2千比特SRAM块是69H 。
应该有与任何其它设备发生冲突的
系统中，两个设备的地址，也可以使用改变
CyberClocks 。在时钟配置2千比特SRAM寄存器
存储器块被写入，当用户想要更新
上的即时变化的时钟配置
.
在寄存器
时钟配置EEPROM块写入，如果用户
想要更新时钟配置，以便它被保存和
后上电或复位再次使用。
在CY22701所有可编程寄存器寻址
用8比特和含有8位的数据。
表1
列出
特定的寄存器定义和允许值。看
第串行编程接口时序10页，为
的详细描述。
默认的启动条件CY22701
默认时钟配置是：
晶体振荡器电路被激活。
CLK1输出REF频率。
时钟配置。
EE块
256 ×8位
地址：
1101000
时钟配置。
SRAM
256 ×8位
地址：
1101001
对于EEPROM和SRAM时钟配置块图1.寄存器地址
注意：
1.浮动XOUT XIN如果是外部驱动。
文件编号： 38-07698牧师* B
分页： 15 2
初步
表1汇总表 - CY22701可编程寄存器
注册
09H
OCH
11H
12H
13H
40H
41H
42H
45H
47H
描述
CLKOE控制
DIV1SRC MUX和
DIV1N分
写保护
注册
输入晶体振荡器
传动控制
输入负载电容
控制
电荷泵和PB
计数器
PO计数器，Q
计数器
交叉点开关
矩阵控制
DIV2SRC MUX和
DIV2N分
D7
0
D6
0
D5
0
D4
CLK2
D3
CLK1
D2
0
CY22701
D1
0
D0
0
DIV1SRC DIV1N （6） DIV1N （5） DIV1N （4） DIV1N （3） DIV1N （2） DIV1N （1） DIV1N （0）
0
0
CapLoad
(7)
1
PB(7)
PO
1
0
0
CapLoad
(6)
1
PB(6)
Q(6)
0
XCapSrc
default=1
CapLoad
(5)
0
PB(5)
Q(5)
0
XDRV(1)
CapLoad
(4)
Pump(2)
PB(4)
Q(4)
WPSrc
Default=0
XDRV(0)
CapLoad
(3)
Pump(1)
PB(3)
Q(3)
1
0
CapLoad
(2)
Pump(0)
PB(2)
Q(2)
0
0
CapLoad
(1)
PB(9)
PB(1)
Q(1)
0
0
CapLoad
(0)
PB(8)
PB(0)
Q(0)
1
CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0
为CLK1为CLK1为CLK1为CLK2为CLK2为CLK2
DIV2SRC DIV2N （6） DIV2N （5） DIV2N （4） DIV2N （3） DIV2N （2） DIV2N （1） DIV2N （0）
CLK = （ （ REF * P总） / QTOTAL ） /后分频器
CLK = REF /后分频器
CLK = REF
基本锁相环的方框图中示出
图2中。
每个
对CY22701两个时钟输出，共有七路输出的
向它提供的选项。有六分后选择
可用： / 2 （其中两个） ， / 3 / 4 / DIV1N和/ DIV2N 。 DIV1N
和DIV2N独立地计算并应用到
单独的输出组。后分频选项即可
施加到所计算的VCO频率（ （REF ×P） / Q）或向
参考频率直接。
除了6的后置分频器的输出选项，第七
选择绕过PLL并将基准频率
直接到交叉点开关矩阵。
CLKSRC
交叉点
开关矩阵
/DIV1N
[45H]
CY22701频率计算和注册
释义
该CY22701是一个非常灵活的时钟发生器
可以用于确定最终的三个基本变量
输出频率：
1.输入参考频率（ REF ）
2.内部计算的P和Q分频器
3.后除法器，它可以是一个固定的或计算的值。
有三种基本的公式，用于确定最终的输出
频率的CY22701为基础的设计。这三个中的任何一个
式中，可以使用：
DIV1N [ OCH ]
DIV1SRC [ OCH ]
1
Q
总
CLK1
DIV1CLK
REF
(
Q+2)
[42H]
PFD
VCO
P
总
0
/2
(2(PB+4)+PO)
[40H], [41H], [42H]
1
/
3
分频器银行1
分频器银行2
/
4
/
2
/DIV2N
[45H]
DIV2CLK
0
CLK2
DIV2SRC [ 47H ]
DIV2N [ 47H ]
对CY22701 PLL图2.基本框图
文件编号： 38-07698牧师* B
第15 3
初步
参考频率（ REF ）
参考频率可以是晶体或从动
频率。为晶体，该频率范围必须介于
8兆赫和30兆赫。用于从动频率，频率
范围必须在1 MHz和167 MHz之间的（商业
温度过高）或150兆赫（工业温度） 。
使用晶体作为参考输入
该CY22701的输入晶体振荡器是一个重要的
由于柔韧性特征，它允许在选择的用户
一个晶体作为参考频率源。输入振荡器
具有可编程增益，从而实现了最大的兼容性
与参考晶振，不管制造商，工艺，
性能和质量。
可编程晶体振荡器的输入增益设置
输入晶体振荡器增益（ XDRV ）是由两个控制
在寄存器12H的位，并根据设定
表2中。
该
参数控制增益晶振频率，
内部晶体寄生电阻（ESR ，可从
制造商） ，和晶在CapLoad设置
启动。
3位和第4寄存器12H的控制输入晶体振荡器
增益设置。第4位是设置的最高位，而位3是
LSB 。该设置是根据编程
表2中。
在寄存器中的所有其他位保留，应
编程低。看
表3
对位的位置和价值。
使用外部时钟作为参考输入
该CY22701还可以接受外部时钟为基准，
其主频为167兆赫（或150兆赫的工业温度） 。
使用外部时钟时， XDRV （寄存器12H ）位必须是
根据设置
表4 。
表2.可编程晶体振荡器的输入增益设置
计算CapLoad价值
水晶ESR
晶振输入
频率
8 - 15 MHz的
15 - 20 MHz的
20 - 25 MHz的
25 - 30 MHz的
00
01
01
10
00H – 20H
30
60
01
10
10
10
01
01
10
10
20H – 30H
30
60
10
10
10
11
01
10
10
11
输入负载电容
CY22701
输入负载电容允许用户设置负载电容
该CY22701的匹配从一个输入的负载电容
水晶。的输入端的负载电容器的值由下式确定
8位中的可编程寄存器[ 13H ] 。正确的CapLoad
寄存器设定由下式确定：
CapLoad = （C
L
– C
BRD
– C
芯片
） /0.09375 pF的
其中：
C
L
=你的水晶的指定负载电容。
C
BRD
=总电路板电容，由于外部电容就
itors和电路板走线电容。在CyberClocks ，这
值默认为2 pF的。
C
芯片
= 6 pF的。
0.09375 PF =可用的步进分辨率，由于8位
注册。
在CyberClocks ，仅在晶体电容（C
L
）被指定。
C
芯片
设置为6 pF的，和C
BRD
默认为2 pF的。如果您的主板
电容是大于或小于2 pF的下部，上述公式
可以用来计算一个新CapLoad值和
编入寄存器13H 。
在CyberClocks ，进入液晶电容（C
L
） 。值
CapLoad将被自动确定和编程
到CY22701 。通过SDAT和SCLK引脚，所述
值可上下调整，如果你的主板电容
大于或小于2 pF的。对于外部时钟源，
CapLoad默认为1。请参阅
表5
对于CapLoad位的位置
和值。
输入负载电容被放置在CY22701死
减少了外部元件成本。这些电容是真实的
平行板电容器，旨在降低频率
移动，当非线性负载电容的影响会发生
通过负载，偏置，电源和温度的变化。
30H – 40H
30
60
10
10
11
不适用
表3.寄存器映射为输入晶体振荡器增益设置
地址
12H
.
D7
0
D6
0
D5
XCapSrc ，默认值= 1
D4
D3
D2
0
D1
0
D0
0
XDRV （1） XDRV （0）
表4.可编程的外部基准输入振荡器驱动器设置
参考频率
系统设置
1-25兆赫
00
25-50兆赫
01
50-90兆赫
10
90-167兆赫
11
表5.输入负载电容寄存器位设置
地址
13H
D7
D6
D5
D4
D3
D2
D1
D0
CapLoad （7） CapLoad （6） CapLoad （5） CapLoad （4） CapLoad （3） CapLoad （2） CapLoad （1） CapLoad （0）
文件编号： 38-07698牧师* B
第15 4
初步
DCXO
该CY22701的默认时钟配置有256个存储
该用于调节晶体的频率值振荡
荡器，通过改变负载电容。为了使用这些
存储的值，时钟配置必须被重新编程
使DCXO特征。
要配置DCXO操作
XCapSrc ，寄存器12H [5] = 0
XDRV [ 1：0]和寄存器12H [4： 3] = （见
表2）
一旦时钟配置块编程DCXO
操作时，SPI可以用来动态地改变
在晶体电容器负载值。在晶体负载的变化
电容对应于所述参考值的改变
频率。因此，该晶体振荡器频率可以是
从-150 ppm的标称频率值来调整
150 ppm的额定频率值。 “额定频率
- 150 ppm“是通过写入00000000入CapLoad实现
登记， “额定频率+ 150 ppm的”被实现
写11111111到CapLoad寄存器
CY22701
PLL频率，Q计数器
第一计数器被称为Q计数器。在Q计数器
划分REF通过其计算出的值。 Q是一个7位的变量
127的最大值和0.主最小值
Q的值由7位寄存器42H （ 6..0 ） ，但2确定
被添加到该寄存器中的值来实现的总Q或Q
总
.
Q
总
被定义为下式：
Q
总
= Q + 2.
Q的最小值
总
是2.问的最大值
总
在129注册42H中定义
表6 。
对CY22701稳定运行不能保证的话
REF / Q
总
低于250千赫。 Q
总
位的位置和价值
都德网络中定义
表6 。
PLL频率，P计数器
接下来的计数器定义为P （产品）计数器。在P
计数器被乘以（REF / Q
总
）值来实现
VCO频率。该产品计数器，其定义为：P
总
，是
由两个内部变量，PB和PO 。式为
计算P
总
是：
P
总
= （2 （PB + 4）+ PO）的
PB为一个10位的变量，由寄存器40H定义（1 ：0）和
41H （7 ：0）。 2个LSB的寄存器40H是两个MSB
变量PB 。寄存器40H位4..2用于确定所述
电荷泵设置（参见，电荷泵设置
[ 40H （ 2..0 ）第6页“ ） 。寄存器40H的3个MSB预设
和保留的，不能更改。
PO是单个比特变量，寄存器42H （7）所定义。这
允许奇数P中
总
.
其余的7位42H的用于定义在Q计数器
如图
表6 。
P的最小值
总
是8 P的最大值
总
是2055为了实现P的最小值
总
，PB和PO
都应该被编程为0。要达到的最大
P的值
总
，PB应设定为1023，和PO
应设定为1。
对CY22701稳定运行不能，如果保证
的值（P
总
* （ REF / Q
总
） ）高于400兆赫或更低
100兆赫。寄存器40H ， 41H和42H中定义
表7中。
写保护（ WP ）寄存器
要重新配置引脚7 WP ，以控制启用/禁用写的
保护，使用SPI写入以下内容：
WPSrc ，寄存器11H [3] = 0时
CLK2 ，寄存器09H [4] = 0
CLKSRC 2,1,0 ，寄存器45H [3： 1] = 111
当活性组（WP = 1），可湿性粉剂防止控制逻辑的
从一开始的擦除/编程周期的EEPROM EE
块。所有串行移位工作正常。
要重新配置引脚7 CLK2 ，使用SPI写
以下几点：
WPSrc ，寄存器11H [3] = 1时
CLK2 ，寄存器09H [4] = 1
CLKSRC 2,1,0 ，寄存器45H [ 3 ： 1 ] =见
表11
表6.问计数器寄存器定义
注册
42H
D7
PO
D6
Q(6)
D5
Q(5)
D4
Q(4)
D3
Q(3)
D2
Q(2)
D1
Q(1)
D0
Q(0)
表7. P计数器寄存器定义
地址
40H
41H
42H
D7
1
PB(7)
PO
D6
1
PB(6)
Q(6)
D5
0
PB(5)
Q(5)
D4
Pump(2)
PB(4)
Q(4)
D3
Pump(1)
PB(3)
Q(3)
D2
Pump(0)
PB(2)
Q(2)
D1
PB(9)
PB(1)
Q(1)
D0
PB(8)
PB(0)
Q(0)
文件编号： 38-07698牧师* B
第15个5
QQ：2880707522 复制
