CY22388/89/91
工厂可编程的PLL四
时钟发生器与VCXO
特点
完全集成的锁相环（ PLL）的
QFN封装：
40 ％比20引脚TSSOP小
超过16引脚TSSOP小22 ％
可选的输出频率
可编程输出频率
高达吨RQ权证R N EO 5 1 6MH
恩铁加利Y A G F - 6
z
输入频率范围
RS升0 3 MH
YT ： - 0
a1
X RA FRN 1 0MH
（E T） N L EEE C： - 0
e
z
模拟VCXO
16 / 20引脚TSSOP和32引脚QFN封装
具有2.5V输出缓冲区的选项3.3V工作电压
好处
满足大多数数字机顶盒，DVD录像机和数字电视
应用需求
多个高性能的PLL允许合成
频率无关
积分省去了外部环路滤波器
组件
会见复杂系统的关键时序要求
设计
使应用程序的兼容性
与± 120 ppm的（典型的拉范围）完整解决方案， VCXO
框图
LK一
LK B
P LL1
LK
X IN
VC ×○
XOUT
V在
P LL3
P LL2
ivider
＆放大器;
M ultiplexer
LK
LK ê
LK F
P LL4
LK摹
LK
FS 0/1/2
OE
拣选的人
逻辑
销刀豆网络gurations
16 -P在TS S 0 P
X IN
FS 0
FS 1
V在
VD
VSS
LK一
LK B
1
2
3
4
5
6
7
8
Y 2 23 88
16
15
14
13
12
11
10
9
XOUT
VDD
FS2
VDD
VSS
LK ê
LK
LK
20 -P在TSSO P
32
FS1
31
FS0
3 2 -P在Q F N
27
XOUT
26
VDD
X IN
FS 0
FS 1
CLKH
VDD
VSS
CLKD
CLKB
CLKA
CLKC
1
2
3
4
5
Y22389
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
XO UT
VD
V在
1
2
3
4
5
6
7
8
25
VDD
NC
29
30
XIN
28
NC
24
23
22
E / P D＃
FS2
VDD
VDD
VSS
VSS
LK摹
LK F
E / P（D）
FS2
VIN
VD
VSS
CLK摹
CLK F
CLK ê
VD
VD
VSS
VSS
VSS
VSS
LKH
Y22391
21
20
19
18
17
11
16
10
CLKB
12
13
14
15
CLKC
CLKD
CLKA
赛普拉斯半导体公司
文件编号： 38-07734牧师* B
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的二〇〇六年十月一十日
[+ ]反馈
CLKE
NC
NC
VDD
9
CY22388/89/91
引脚说明
引脚名称
XIN
XOUT
CLKA
CLKB
CLKC
CLKD
CLKE
CLKF
CLKG
CLKH
FS0
FS1
FS2
OE / PD
VIN
VDD
VSS
NC
引脚数
16引脚TSSOP 20引脚TSSOP
1
16
7
8
9
10
11
不适用
不适用
不适用
2
3
14
不适用
4
5,13,15
6,12
不适用
1
20
9
8
10
7
11
12
13
4
2
3
17
18
16
5,15,19
6,14
不适用
32引脚QFN封装
30
27
11
10
14
9
15
17
18
8
31
32
23
24
1
2,3,16,21,22,25,26
4,5,6,7,19,20
12,13,28,29
引脚说明
晶振输入或参考时钟输入
晶体输出（如果使用外部时钟无连接）
时钟输出
时钟输出
时钟输出
时钟输出
时钟输出
时钟输出
时钟输出
时钟输出
频率选择0
频率选择1
频率选择2
输出使能控制/省电
模拟控制输入的VCXO
电源
地
无连接。
概述
该CY22388系列器件具有一个模拟VCXO （电压
控制晶体振荡器），4-锁相环，最多8个时钟输出
和频率选择功能。频率选择做
不修改任何PLL频率。相反，他们允许用户
选择不同的输出分频器选择多达8间
根据时钟和包配置。这是
在下面的频率选择表示和
功能框图。
有一个可编程的OE / PDWN 。在OE / PDWN引脚
可以编程为任何一个输出使能引脚或
掉电引脚。在OE函数可以被编程为
禁用输出低电平时选定的一组，剩下的
其余输出运行。全芯片功耗下降将停用
所有的输出以及PLL和最有源电路的
当低。
工厂可编程CY22388 / 91分之89
工厂编程可用于高或低体积
制造赛普拉斯。所有申请必须提交
当地赛普拉斯现场应用工程师（ FAE ）或销售
代表性。一旦请求被处理后，则会
收到新的零件编号，样品，以及与数据表
设定值。此部件号将被用于
额外的样品索取及生产下单。
水晶。通常一个设计可能需要多达四个振荡器
完成的任务可以用一个单一的CY22388进行。
每个PLL是独立的，并且可以被配置成生成
VCO （压控振荡器）的频率之间的
62.5兆赫和250兆赫。每个PLL则依次被划分
下来后分频器产生时钟输出频率
TE ü E' C 0 （E T） EO TU D我饶SE C C C
F H S R H I 。 h最多吨ID LW一个H L
s
c
已经升
o
输出到由1,2,3,4,5,6,8,9,10,12,15进行划分。该PLL
最大是1模式降低到166兆赫的鸿沟，由于
输出缓冲区的限制。
输出，使开关频率进行转换
无毛刺。毛刺被定义为高或低的时间更短
超过一半的两个时期的小被切换
之间。延长低电平时间（甚至许多个周期的持续时间）是
可以接受的。
选择的时钟输出能够被关闭一个
独立的2.5V电源。这将允许用于驱动低电压
摇摆的投入。该CY22388 / 91分之89设备仍然需要3.3V至
电振荡器和所有其他内部PLL电路。对于
2.5V输出选项，请参考CY22388应用
注。选择的时钟和引脚图加以说明
本应用笔记。
时钟D可从任一给定源获得其输出
或PLL1 / N与N 1被定义为输出分频器，用于
PLL1 。时钟H被定义为时钟的副本D.时钟D是唯一
从PLL1 / N1上的16引脚封装。
对于CY22388 ， CLKB和CLKC有相关的频率。为
CY22389和CY22391 ， CLKD和CLKF有相关
频率， CLKA和CLKB具有相关的频率，并
第10 2
锁相环
具有4个锁相环的优点是，单个设备可以
产生多达四个独立的频率从一个单一的
文件编号： 38-07734牧师* B
[+ ]反馈
CY22388/89/91
模拟VCXO
有三个可编程参考工作模式为
在CY22388 / 91分之89系列器件。所述第一模式利用
外部可牵引晶体，并采用内部
模拟VCXO 。
第二模式配置的内部晶体振荡器
接受1至100 MHz的外部驱动基准源。
当这个驱动在XIN引脚的输入电容
模式为15 pF的。
第三模式禁用VCXO的输入控制和设定的
内部振荡器的固定频率操作。负载
电容时，连接到由外部晶体可见
引脚XIN和XOUT等于12 pF的。
关键部件的CY22388之一/ 91分之89系列
D V E I茶GV X 。 H V X I U （E T） “U ”H
E I S S小H N L C 率T e C 0 S S小D 2 O P L TE
c
o
l
参考晶体更高或更低，以便锁定系统
频率到外部源。这是应用的理想选择
其中输出频率需要跟踪以及一个
外部参考频率是不断变化的。
VCXO的是完全模拟的，所以有无限的分辨率
在VCXO拉曲线。模拟到数字转换器的步骤
这通常与一个数字压控输入相关联是不
存在于该设备中。一个特殊的可牵引晶振必须使用
向，以便有足够的VCXO牵引范围。可牵引水晶
规格都包含在这个数据表。
请参考CY22388 / 91分之89应用笔记
标准以外的可牵引晶体建议
在可牵引水晶规范特定行业的频率
系统蒸发散。
VCXO简介
图2
示出了一个什么样的VCXO轮廓看起来像一个例子。
的模拟电压输入是在X轴方向和所述PPM范围
是在Y轴。在VCXO输入电压业绩增长
在输出频率的相应增加。这有
移动所述PPM从负到正的偏移的效果。
图2. VCXO简介
.
200
150
100
调整[ PPM ]
50
0
-50
-100
-150
-200
VCXO输入[V]
0
0.5
1
1.5
2
2.5
3
3.5
文件编号： 38-07734牧师* B
第10 4
[+ ]反馈
CY22388/89/91
绝对最大条件
参数
V
IN
T
S
ESD
HBM
UL-94
MSL
描述
输入电压
温度，贮藏
ESD保护（人体模型）
可燃性等级
湿度敏感度等级
条件
相对于V
SS
非官能
MIL -STD -883方法3015
V-0 @ 1 / 8英寸
QFN封装
16位和20引脚TSSOP
分钟。
–.
05
–.
05
–5
6
2000
–
3
1
马克斯。
4.6
V
DD
+ 0.5
+125
–
10
单位
V
VDC
°C
伏
PPM
V
DD
/ AV
DD
/V
DDL
核心供电电压
可牵引水晶规格
[1, 3]
参数
F
喃
C
LNOM
R
1
DL
C
0[2]
C
1
[2]
[3]
描述
评论
分钟。
典型值。
马克斯。
单位
13.5 MHz和27 MHz的晶振AT切割并联谐振，基本
模式
额定负载电容
等效串联电阻（ESR ）
晶振驱动电平
水晶并联电容
水晶动态电容
从三次泛音分离
3*F
喃
从三次泛音分离
3*F
喃
机械三（高边
3*F
喃
)
机械三（中低端
3*F
喃
)
为了晶体在同一特定的C
LNOM
为0ppm
基本模式（ CL =系列）
标称@ VDD超过25℃ ± 120 PPM
拉范围
11.4
–
–
1.5
12
240
–
见注3
12
–
–
3
14
–
–
12.6
40
300
4.0
16.8
–
pF
W
pF
fF
PPM
F
3SEPHI
F
3SEPLO[3]
–2
1 0
PPM
推荐工作条件
参数
V
DD
/ AV
DD
/V
DDL
工作电压
T
A
C
负载
t
PU
环境温度
最大负载电容
上电时间为所有V
DD
触及不到规定的最低电压（电源斜坡
必须是单调）
描述
分钟。
3.0
–0
1
–
0.05
典型值。
3.3
–
–
–
马克斯。
3.6
70
15
500
单位
V
°C
pF
ms
笔记
1.设备操作以下面的规格，这是由设计保证。
2.增加耐受性可从下拉范围小于± 120PPM 。
3.参考CY22388应用笔记和在线软件的批准水晶规格列表。
文件编号： 38-07734牧师* B
第10个5
[+ ]反馈
CY22800
通用可编程时钟发生器
（ UPCG ）
特点
扩频， VCXO ，和频率选择
输入频率范围：
- 水晶： 8-30兆赫
- CLKIN ： 0.5100兆赫
输出频率：
- LVCMOS ： 1-200 MHz的
集成锁相环
低抖动，高精度输出
3.3V操作
8引脚SOIC封装
好处
确保只有一台设备， CY22800的库存，使用的
各种应用，如高清晰度电视，机顶盒， DVDR等
多种预定义配置，可以进行编程
到单个芯片
无需进行昂贵且难以使用
高阶晶体
高性能PLL专为多种应用
符合复杂系统的关键时序要求
设计
使应用程序兼容性
允许多达三个不同的频率选择
逻辑框图
引脚配置
CY22800
8引脚SOIC
XIN / CLKIN
XOUT
VCXO
FS2
FS1
FS0
OSC
Q
Φ
VCO
P
CLKC
产量
分频器
XIN / CLKIN
1
2
3
4
8
7
6
5
XOUT
CLKC/FS2/VSS
CLKA/FS0
CLKB/FS1
CLKB
CLKA
VDD
FS0/VCXO
VSS
PLL
（带调制控制）
VDD
VSS
引脚说明
名字
XIN
VDD
FS0/VCXO
VSS
CLKB/FS1
CLKA/FS0
CLKC/FS2/VSS
XOUT
引脚数
1
2
3
4
5
6
7
8
描述
参考输入;晶振或外部时钟
3.3V电源电压
频率选择0 / VCXO模拟控制电压
[1]
地
时钟输出B /频率选择1
[1]
时钟输出A /频率选择0
[1]
时钟输出C /频率选择2 / VSS
[1]
参考输出（无连接时的参考时钟）
记
针对不同的配置1.引脚定义改变。请参考具体的单页数据表了解更多详情。
赛普拉斯半导体公司
文件编号： 001-07704修订版**
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2006年7月14日
CY22800
概述
该CY22800是支持多功能时钟发生器
在消费和通信的各种应用
市场。该设备采用了赛普拉斯专有的PLL沿
与扩频和VCXO技术，使其之一
最通用的时钟合成器在市场上。该
CY22800是现场可编程合成器，可以是
使用易于使用的编程加密狗编程
CY36800 ，具有许多预定义的配置文件的一个
快速样本生成原型构建。该CY22800是
可以编程最多五个可再编程设备
千倍。可这个最新的配置
设备总结于
表1中。
VCXO
其中CY22800设备的关键部件是
VCXO 。 VCXO的是用来“拉”的参考晶体高
或以锁定系统频率到一个外部下
源。这是非常适合应用在输出
频率需要跟踪随着外部基准
频率是不断变化的。
一个特殊的可牵引的晶体，必须以具有用于
充足的VCXO牵引范围。可牵引水晶规格
包含在此数据表。
VCXO简介
图1
示出了一个什么样的VCXO轮廓看起来像一个例子。
的模拟电压输入是在X轴方向和所述PPM范围
是在Y轴。在VCXO输入电压业绩增长
在输出频率的相应增加。这有
移动所述PPM从负到正的偏移的效果。
图1. VCXO简介
200
150
100
调整[ PPM ]
50
0
-50
-100
-150
-200
VCXO输入[V]
0
0.5
1
1.5
2
2.5
3
3.5
扩频时钟发生器（ SSCG ）
该CY22800能够产生扩频
时钟（ SSCG ）为降低EMI的目的发现
今天的高速数字电子系统。
该器件采用专有的扩频时钟（ SSC ）
技术合成和调控的频率
输入时钟。通过调制时钟的频率，所述
EMI测量的基波和谐波频率
大大降低。这种减少在辐射能量可以
显著降低与调节相符的成本
机构（EMC ）的要求，提高时间将产品推向市场
在不降低系统性能。
该CY22800使用的预编程配置
存储器阵列的合成输出频率，并提供8
不同的扩展百分比（参照
表1
- 代码号
-015至-022 ） ，和一个额外的选项，打开铺在
和关闭。
对于上述的配置中，调制
与基准频率的频率而变化，如下所示：
f
MOD
=
f
REF
1000
文件编号： 001-07704修订版**
第2页8
CY22800
柏树提供广泛的可编程时钟合成器，可用于生成任何其它频率不包括
由CY22800 。
表2
总结所有赛普拉斯的可编程器件，包括CY22800 。
表2.赛普拉斯可编程时钟
[2]
产品编号
CY22800
CY22050
CY22150
CY25100
CY25200
CY241V08
CY22392
CY22381
CY22393
CY22394/5
CY22388/89/91
PLL数
1
1
1
1
1
1
3
3
3
3
4
输入频率。
0.5–100
1–133
1–133
8–166
3–166
27/13.5
1–166
1–166
1–166
1–166
1–100
产量
频率。
1–200
0.08–200
0.08–200
3–200
3–200
27/13.5
1–200
1–200
1–200
1–200
4.2–166
包
8-SOIC
16-TSSOP
16-TSSOP
8-SOIC/TSSOP
16-TSSOP
8-SOIC
16-TSSOP
8-SOIC
16-TSSOP
16-TSSOP
16/20-TSSOP,
32-QFN
数
输出
高达3
截至6
截至6
截至2
截至6
截至2
截至6
高达3
截至6
高达5
最多8个
传播
SPECTRUM
是的
No
No
是的
是的
No
No
No
No
No
No
VCXO
是的
No
No
No
No
是的
No
No
No
No
是的
I
2
C
No
No
是的
No
No
No
No
No
是的
No
No
记
2. CY3672编程器可以用来编程所有赛普拉斯芯片。请参考CY3672数据手册编程程序。
文件编号： 001-07704修订版**
第4页8
CY22800
绝对最大条件
参数
V
DD
T
S
T
J
电源电压
储存温度
结温
数字输入
数字输出简称V
DD
静电放电
描述
分钟。
–0.5
–65
–
V
SS
– 0.3
V
SS
– 0.3
2
马克斯。
4.6
125
125
V
DD
+ 0.3
V
DD
+ 0.3
–
单位
V
°C
°C
V
V
kV
推荐工作条件
参数
V
DD
T
A
C
负载
f
REF[3]
t
PU
工作电压
环境温度
马克斯。在CLK输出负载电容
参考频率
上电时间为所有VDDS达到指定的最低电压（电源斜坡
必须是单调）
描述
分钟。
3.14
0
–
0.5
0.05
典型值。
3.3
–
–
–
–
马克斯。
3.47
70
15
100
500
单位
V
°C
pF
兆赫
ms
可牵引水晶规格只VCXO应用
参数
C
LNOM
R
1
R
3
/R
1
DL
F
3SEPHI
F
3SEPLO
C0
C0/C1
C
1
晶体负载电容
等效串联电阻
第三泛音模式的ESR比基本模式的ESR 。比使用
因为典型的
1
值都小于最大规格的要少得多
晶振驱动电平。任何外部串联电阻假设
从3 * F三次泛音分离
喃
（高压侧）
从3 * F三次泛音分离
喃
（低压侧）
水晶并联电容
分流比为动态电容
水晶动态电容
180
14.4
–
18
名字
分钟。
–
–
3
–
300
–
典型值。
14
–
–
0.5
–
–
马克斯。
–
25
–
2
–
–150
7
250
21.6
pF
单位
pF
–
mW
PPM
PPM
pF
推荐水晶规范所有其他应用程序
参数
F
喃
C
LNOM
R
1
DL
名字
标称晶振频率
额定负载电容
等效串联电阻
（ ESR）的
晶振驱动电平
基本模式
任何外部串联电阻假设
描述
并联谐振，基本模式，并且
AT切割
分钟。
8
–
–
–
典型值。
–
12
35
0.5
马克斯。
30
–
50
2
单位
兆赫
pF
mW
记
3.配置依赖，见单页文档。
文件编号： 001-07704修订版**
第5页8
QQ：2881677436 复制
