CY22313
双PLL时钟发生器，
直接Rambus （精简版）支持
特点
两个集成的锁相环（ PLL）的
超精确的PLL
直接Rambus 时钟支持
两个输入选择
3.45V的核心; 3.45V ， 2.5V ， 1.8V和1.675V的输出
24引脚TSSOP封装
好处
高性能PLL专为多媒体应用
系统蒸发散
在所有频率范围内1 PPM 频率容限
一对差分输出驱动器，相同的试样
fication到CY2212
可选54.0- / 53.946 MHz的输出
294.912- / 393.216 MHz的Rambus公司
产量
支持输出电压要求
业界标准封装节省了电路板空间
框图
XIN
XOUT
XTAL 。
OSC 。
除以2
LCLK
CON组fi guration
逻辑
FS
S
PLL1
分频器
54MOUT
CLK
PLL2
CLKB
引脚配置
VDDRP
VSSRP
XOUT
XIN
NC
VSSVPA
VDDVPA
VSS54
54MOUT
FS
VDD54
VDDVP
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
S
VDDR
VSSR
CLK
CLKB
VSSR
VDDR
NC
VDDL
VSSL
LCLK
VSSVP
频率选择表
FS
0
1
S
0
1
54MOUT
54
53.94605395
CLK ， CLKB
294.912
393.216
LCLK
9.216
单位
兆赫
兆赫
单位
兆赫
兆赫
单位
兆赫
PPM
0
–1
PPM
0
0
PPM
0
赛普拉斯半导体公司
文件编号： 38-07434牧师* E
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年6月29日
CY22313
引脚德网络nitions
名字
V
DDRP
V
SSRP
X
OUT
X
in
NC
V
SSVPA
V
DDVPA
V
SS54
54MOUT
FS
V
DD54
V
敌敌畏
V
SSVP
LCLK
V
SSL
V
DDL
NC
V
DDR
V
SSR
CLKB
CLK
V
SSR
V
DDR
S
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
PIN号码
电源DRCG PLL
地面DRCG PLL
晶振输出
晶振输入
不要连接，给浮动
模拟地视频PLL
模拟电源的视频PLL
地面54MOUT
54兆赫/ 53.94605395 - MHz输出
频率选择引脚的54MOUT
（内置下拉电阻）
电源54MOUT
电源视频PLL
地面的视频PLL
LCLK输出
地面LCLK
电源LCLK
不连接，
悬空
电源DRCG CLK / CLKB
地面DRCG CLK / CLKB
输出时钟为Rambus公司
（补）
输出时钟为Rambus公司
地面DRCG CLK / CLKB
电源DRCG CLK / CLKB
频率选择引脚用于DRCG CLK / CLKB
（内部上拉电阻）
引脚说明
文件编号： 38-07434牧师* E
第2 9
CY22313
绝对最大条件
（以上其中有用寿命可能受到损害。对于用户指南 -
线;未测试）。
电源电压............................................... - 0.5V至+ 4.0V
直流输入电压..............................- 0.5V至+ （V
DD
+ 0.5V)
存储温度.................................. -65 ° C至+ 125°C
静电放电电压
（每MIL -STD -883方法3015 ） ............................... 2000V
闭锁（根据JEDEC 17 ） .................................... > ± 200毫安
分钟。
3.15
2.25
1.6
1.6
0.05
0
18.432
典型值
3.45
2.5
1.675
1.8
马克斯。
3.6
2.75
1.75
2.0
500
+85
15
单位
V
V
V
V
ms
°C
pF
兆赫
推荐工作条件
[1]
参数
V
DDRP
, V
DDVPA ，
V
敌敌畏，
V
DDR
V
DD54
(2.5V)
V
DD54
(1.675V)
V
DDL
t
PU
T
A
C
LOAD_54MOUT
f
REF
描述
电源电压为PLL的，晶体振荡器，以及3.45V输出
电源电压为2.5V输出
电源电压为1.675V输出
电源电压为1.8V输出
上电时间为所有V
DDS
达到指定的最低电压
（功率坡道必须是单调）
工作温度，环境
马克斯。负载电容， CMOS输出
外部参考晶振
电气规格
参数
I
OH
[2]
描述
高输出电流， 2.5V
输出
[3]
高输出电流， 1.8V输出
[3]
条件
V
OH
= V
DD
– 0.5, V
DD
= 2.5V
V
OH
= V
DD
– 0.5, V
DD
= 1.8V
V
OL
= 0.5V, V
DD
= 2.5V
V
OL
= 0.5V, V
DD
= 1.8V
V
OL
= 0.5V, V
DD
= 1.675V
内部负荷上限的总有效载荷
除了水晶销
CMOS电平， ％V的
DDRP
/V
DDVPA
/V
敌敌畏
CMOS电平， ％V的
DDRP
/V
DDVPA
/V
敌敌畏
下拉电阻的FS
上拉电阻在S
所有的供电电流的总和
分钟。
8
6
5
8
6
5
典型值。
16
12
10
16
12
10
11
[4]
7
马克斯。
单位
mA
mA
mA
mA
mA
mA
pF
pF
V
DD
输出大电流， 1.675V的输出
[3]
V
OH
= V
DD
– 0.5, V
DD
= 1.675V
I
OL[2]
输出低电流， 2.5V输出
[3]
输出低电流， 1.8V输出
[3]
输出低电流， 1.675V
C
XTAL
C
LOAD_IN
V
IH
V
IL
R
I_FS
R
I_S
I
DD
晶体负载
输入引脚
电容
[3]
电容
[3]
输出
[3]
高电平输入电压
低电平输入电压
FS输入电阻器
S输入电阻
总电源电流
70%
30%
60
10
150
225
100
125
V
DD
k
k
mA
直接Rambus电气规格
[3]
参数
V
CM
V
X
V
COS
V
COH
V
COL
r
OUT
描述
差分输出的共模电压
差分输出交叉点电压
[5]
输出电压摆幅（对 - 对单端）
[6]
输出高电压
输出低电压
输出动态电阻（在
销）
[7]
1.0
12
50
分钟。
1.35
1.25
0.4
典型值。
马克斯。
1.75
1.85
0.7
2.1
单位
V
V
V
V
V
注意事项：
1.除非另有说明，电气和开关特性跨这些操作条件下得到保证。
2. LCLK只有54MOUT输出。
3.由设计保证，而不是100 ％测试。
4.相同的晶体负载电容为CY2212ZC - 2 。使用相同的晶体和X
IN
/ X
OUT
电路板布局，与原来的晶体驱动的实施
CY2212ZC-2.
在5所示差分输出交叉点电压
图1 。
6. V
COS
= V
OH
– V
OL
.
7. r
OUT
=
V
O
/
I
O
。这个被限定在输出引脚，而不是在测量点
图9 。
文件编号： 38-07434牧师* E
第3 9
CY22313
开关特性
[3]
参数
F
PPM
DC
t
3_54, 2.5
t
3_54, 1.675
t
4_54, 2.5
t
4_54, 1.675
t
CR
, t
CF
t
CR- CF
t
5
描述
频率误差
输出占空比
条件
部分部分，不包括PCB变化
[8]
在商用温度范围
54MOUT上升沿转换率20 ％80 ％V的
DD54
, V
DD54
= 2.5V
54MOUT上升沿转换率20 ％80 ％V的
DD54
, V
DD54
= 1.675V
54MOUT下降沿摆率V的80 ％至20 ％
DD54
, V
DD54
= 2.5V
54MOUT下降沿摆率V的80 ％至20 ％
DD54
, V
DD54
= 1.675V
CLK / CLKB上升和下降时间
CLK / CLKB兴衰
区别
[10]
锁定时间
[11]
20％至80 ％的输出电压的
20％至80 ％的输出电压的
从加电到PLL锁定时间
1.0
[9]
分钟。
典型值。
±5
±2
马克斯。
±10
±5
55
4.0
2.5
4.0
2.5
400
100
3.0
单位
PPM
PPM
%
V / ns的
V / ns的
V / ns的
V / ns的
ps
ps
ms
占空比为所有的输出，在V测
DD
/2
45
0.75
0.35
0.75
0.35
160
50
1.2
0.5
1.2
0.5
相位噪声指标
参数
描述
相位噪声
相位噪声
条件
54 MHz的10 - kHz偏置
53.946 MHz的10 - kHz偏置
分钟。
典型值。
–95
–92
马克斯。
单位
dBc的
dBc的
抖动特定网络阳离子
[3]
参数
t
6_LCLK
t
6_54, 2.5
t
6_54, 1.675
t
7_LCLK
t
7_54
t
8
t
9
t
10
1000 LCLK周期
抖动
[13]
抖动
[13]
描述
LCLK抖动
[12]
54MOUT抖动
[12]
条件
周期间抖动 - 9.216兆赫
周期间抖动 - 54兆赫，V
DD
= 2.5V
周期间抖动 - 53.946兆赫，V
DD
= 2.5V
周期间抖动 - 54兆赫，V
DD
= 1.675V
周期间抖动 - 53.946兆赫，V
DD
= 1.675V
1000周期抖动 - 9.216兆赫
1000周期抖动 - 54 MHz时，
1000年周期抖动 - 53.946兆赫，
CLK / CLKB 1-6周期抖动
[14]
CLK / CLKB长期抖动
[15]
CLK / CLKB占空比误差
[16]
典型值。
马克斯。
250
150
150
250
250
250
400
400
50
70
300
400
50
70
单位
ps
ps
ps
ps
ps
ps
ps
ps
ps
ps
ps
ps
ps
ps
54MOUT 1000周期
周期间抖动， 1-6个周期， 400兆赫
周期间抖动， 1-6个周期， 300兆赫
长期抖动， 400兆赫
长期抖动， 300兆赫
循环周期占空比误差， 400兆赫
循环周期占空比误差， 300兆赫
注意事项：
8.测试在三个地段同一块电路板上， PCB板可以改变超过± 5 PPM 。
9.水晶不应加热该试验中，只集成电路。
10.测量在单个设备的相同的引脚。
如图11，锁定时间
图2中。
12. LCLK和54MOUT周期间抖动所示
网络连接gure 3 。
13. LCLK和54MOUT 1000年周期抖动所示
图4中。
14. CLK / CLKB 1-6周期抖动规范是最坏的情况下偏差的绝对值，并示于
图5
和
图6 。
15. CLK如图/ CLKB长期抖动
图7 。
在如图16 CLK / CLKB占空比误差
网络连接gure 8 。
文件编号： 38-07434牧师* E
第4页第9
CY22313
CLK
Vx
CLKB
图1.直接Rambus的交叉点电压
VDD
80%
产量
t
5
图2. PLL锁定时间
在PPM规格输出稳定。
t
周期，我
t
cycle,i+1
t
6
= t
循环岛 -
t
cycle,i+1
图3. 54MOUT ， LCLK周期到周期抖动
1000次
1000次
...
t
1000cycle,i
...
t
1000cycle,i+1
t
7
= t
1000cycle ，我 -
t
1000cycle,i+1
图4. 54MOUT ， 1000 LCLK周期抖动
文件编号： 38-07434牧师* E
第5 9
CY22313
双PLL时钟发生器，
直接Rambus （精简版）支持
特点
两个集成的锁相环（ PLL）的
超精确的PLL
直接Rambus 时钟支持
两个输入选择
3.45V的核心; 3.45V ， 2.5V ， 1.8V和1.675V的输出
24引脚TSSOP封装
好处
高性能PLL专为多媒体应用
系统蒸发散
在所有频率范围内1 PPM 频率容限
一对差分输出驱动器，相同的试样
fication到CY2212
可选54.0- / 53.946 MHz的输出
294.912- / 393.216 MHz的Rambus公司
产量
支持输出电压要求
业界标准封装节省了电路板空间
框图
XIN
XOUT
XTAL 。
OSC 。
除以2
LCLK
CON组fi guration
逻辑
FS
S
PLL1
分频器
54MOUT
CLK
PLL2
CLKB
引脚配置
VDDRP
VSSRP
XOUT
XIN
NC
VSSVPA
VDDVPA
VSS54
54MOUT
FS
VDD54
VDDVP
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
S
VDDR
VSSR
CLK
CLKB
VSSR
VDDR
NC
VDDL
VSSL
LCLK
VSSVP
频率选择表
FS
0
1
S
0
1
54MOUT
54
53.94605395
CLK ， CLKB
294.912
393.216
LCLK
9.216
单位
兆赫
兆赫
单位
兆赫
兆赫
单位
兆赫
PPM
0
–1
PPM
0
0
PPM
0
赛普拉斯半导体公司
文件编号： 38-07434牧师* E
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年6月29日
CY22313
引脚德网络nitions
名字
V
DDRP
V
SSRP
X
OUT
X
in
NC
V
SSVPA
V
DDVPA
V
SS54
54MOUT
FS
V
DD54
V
敌敌畏
V
SSVP
LCLK
V
SSL
V
DDL
NC
V
DDR
V
SSR
CLKB
CLK
V
SSR
V
DDR
S
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
PIN号码
电源DRCG PLL
地面DRCG PLL
晶振输出
晶振输入
不要连接，给浮动
模拟地视频PLL
模拟电源的视频PLL
地面54MOUT
54兆赫/ 53.94605395 - MHz输出
频率选择引脚的54MOUT
（内置下拉电阻）
电源54MOUT
电源视频PLL
地面的视频PLL
LCLK输出
地面LCLK
电源LCLK
不连接，
悬空
电源DRCG CLK / CLKB
地面DRCG CLK / CLKB
输出时钟为Rambus公司
（补）
输出时钟为Rambus公司
地面DRCG CLK / CLKB
电源DRCG CLK / CLKB
频率选择引脚用于DRCG CLK / CLKB
（内部上拉电阻）
引脚说明
文件编号： 38-07434牧师* E
第2 9
CY22313
绝对最大条件
（以上其中有用寿命可能受到损害。对于用户指南 -
线;未测试）。
电源电压............................................... - 0.5V至+ 4.0V
直流输入电压..............................- 0.5V至+ （V
DD
+ 0.5V)
存储温度.................................. -65 ° C至+ 125°C
静电放电电压
（每MIL -STD -883方法3015 ） ............................... 2000V
闭锁（根据JEDEC 17 ） .................................... > ± 200毫安
分钟。
3.15
2.25
1.6
1.6
0.05
0
18.432
典型值
3.45
2.5
1.675
1.8
马克斯。
3.6
2.75
1.75
2.0
500
+85
15
单位
V
V
V
V
ms
°C
pF
兆赫
推荐工作条件
[1]
参数
V
DDRP
, V
DDVPA ，
V
敌敌畏，
V
DDR
V
DD54
(2.5V)
V
DD54
(1.675V)
V
DDL
t
PU
T
A
C
LOAD_54MOUT
f
REF
描述
电源电压为PLL的，晶体振荡器，以及3.45V输出
电源电压为2.5V输出
电源电压为1.675V输出
电源电压为1.8V输出
上电时间为所有V
DDS
达到指定的最低电压
（功率坡道必须是单调）
工作温度，环境
马克斯。负载电容， CMOS输出
外部参考晶振
电气规格
参数
I
OH
[2]
描述
高输出电流， 2.5V
输出
[3]
高输出电流， 1.8V输出
[3]
条件
V
OH
= V
DD
– 0.5, V
DD
= 2.5V
V
OH
= V
DD
– 0.5, V
DD
= 1.8V
V
OL
= 0.5V, V
DD
= 2.5V
V
OL
= 0.5V, V
DD
= 1.8V
V
OL
= 0.5V, V
DD
= 1.675V
内部负荷上限的总有效载荷
除了水晶销
CMOS电平， ％V的
DDRP
/V
DDVPA
/V
敌敌畏
CMOS电平， ％V的
DDRP
/V
DDVPA
/V
敌敌畏
下拉电阻的FS
上拉电阻在S
所有的供电电流的总和
分钟。
8
6
5
8
6
5
典型值。
16
12
10
16
12
10
11
[4]
7
马克斯。
单位
mA
mA
mA
mA
mA
mA
pF
pF
V
DD
输出大电流， 1.675V的输出
[3]
V
OH
= V
DD
– 0.5, V
DD
= 1.675V
I
OL[2]
输出低电流， 2.5V输出
[3]
输出低电流， 1.8V输出
[3]
输出低电流， 1.675V
C
XTAL
C
LOAD_IN
V
IH
V
IL
R
I_FS
R
I_S
I
DD
晶体负载
输入引脚
电容
[3]
电容
[3]
输出
[3]
高电平输入电压
低电平输入电压
FS输入电阻器
S输入电阻
总电源电流
70%
30%
60
10
150
225
100
125
V
DD
k
k
mA
直接Rambus电气规格
[3]
参数
V
CM
V
X
V
COS
V
COH
V
COL
r
OUT
描述
差分输出的共模电压
差分输出交叉点电压
[5]
输出电压摆幅（对 - 对单端）
[6]
输出高电压
输出低电压
输出动态电阻（在
销）
[7]
1.0
12
50
分钟。
1.35
1.25
0.4
典型值。
马克斯。
1.75
1.85
0.7
2.1
单位
V
V
V
V
V
注意事项：
1.除非另有说明，电气和开关特性跨这些操作条件下得到保证。
2. LCLK只有54MOUT输出。
3.由设计保证，而不是100 ％测试。
4.相同的晶体负载电容为CY2212ZC - 2 。使用相同的晶体和X
IN
/ X
OUT
电路板布局，与原来的晶体驱动的实施
CY2212ZC-2.
在5所示差分输出交叉点电压
图1 。
6. V
COS
= V
OH
– V
OL
.
7. r
OUT
=
V
O
/
I
O
。这个被限定在输出引脚，而不是在测量点
图9 。
文件编号： 38-07434牧师* E
第3 9
CY22313
开关特性
[3]
参数
F
PPM
DC
t
3_54, 2.5
t
3_54, 1.675
t
4_54, 2.5
t
4_54, 1.675
t
CR
, t
CF
t
CR- CF
t
5
描述
频率误差
输出占空比
条件
部分部分，不包括PCB变化
[8]
在商用温度范围
54MOUT上升沿转换率20 ％80 ％V的
DD54
, V
DD54
= 2.5V
54MOUT上升沿转换率20 ％80 ％V的
DD54
, V
DD54
= 1.675V
54MOUT下降沿摆率V的80 ％至20 ％
DD54
, V
DD54
= 2.5V
54MOUT下降沿摆率V的80 ％至20 ％
DD54
, V
DD54
= 1.675V
CLK / CLKB上升和下降时间
CLK / CLKB兴衰
区别
[10]
锁定时间
[11]
20％至80 ％的输出电压的
20％至80 ％的输出电压的
从加电到PLL锁定时间
1.0
[9]
分钟。
典型值。
±5
±2
马克斯。
±10
±5
55
4.0
2.5
4.0
2.5
400
100
3.0
单位
PPM
PPM
%
V / ns的
V / ns的
V / ns的
V / ns的
ps
ps
ms
占空比为所有的输出，在V测
DD
/2
45
0.75
0.35
0.75
0.35
160
50
1.2
0.5
1.2
0.5
相位噪声指标
参数
描述
相位噪声
相位噪声
条件
54 MHz的10 - kHz偏置
53.946 MHz的10 - kHz偏置
分钟。
典型值。
–95
–92
马克斯。
单位
dBc的
dBc的
抖动特定网络阳离子
[3]
参数
t
6_LCLK
t
6_54, 2.5
t
6_54, 1.675
t
7_LCLK
t
7_54
t
8
t
9
t
10
1000 LCLK周期
抖动
[13]
抖动
[13]
描述
LCLK抖动
[12]
54MOUT抖动
[12]
条件
周期间抖动 - 9.216兆赫
周期间抖动 - 54兆赫，V
DD
= 2.5V
周期间抖动 - 53.946兆赫，V
DD
= 2.5V
周期间抖动 - 54兆赫，V
DD
= 1.675V
周期间抖动 - 53.946兆赫，V
DD
= 1.675V
1000周期抖动 - 9.216兆赫
1000周期抖动 - 54 MHz时，
1000年周期抖动 - 53.946兆赫，
CLK / CLKB 1-6周期抖动
[14]
CLK / CLKB长期抖动
[15]
CLK / CLKB占空比误差
[16]
典型值。
马克斯。
250
150
150
250
250
250
400
400
50
70
300
400
50
70
单位
ps
ps
ps
ps
ps
ps
ps
ps
ps
ps
ps
ps
ps
ps
54MOUT 1000周期
周期间抖动， 1-6个周期， 400兆赫
周期间抖动， 1-6个周期， 300兆赫
长期抖动， 400兆赫
长期抖动， 300兆赫
循环周期占空比误差， 400兆赫
循环周期占空比误差， 300兆赫
注意事项：
8.测试在三个地段同一块电路板上， PCB板可以改变超过± 5 PPM 。
9.水晶不应加热该试验中，只集成电路。
10.测量在单个设备的相同的引脚。
如图11，锁定时间
图2中。
12. LCLK和54MOUT周期间抖动所示
网络连接gure 3 。
13. LCLK和54MOUT 1000年周期抖动所示
图4中。
14. CLK / CLKB 1-6周期抖动规范是最坏的情况下偏差的绝对值，并示于
图5
和
图6 。
15. CLK如图/ CLKB长期抖动
图7 。
在如图16 CLK / CLKB占空比误差
网络连接gure 8 。
文件编号： 38-07434牧师* E
第4页第9
CY22313
CLK
Vx
CLKB
图1.直接Rambus的交叉点电压
VDD
80%
产量
t
5
图2. PLL锁定时间
在PPM规格输出稳定。
t
周期，我
t
cycle,i+1
t
6
= t
循环岛 -
t
cycle,i+1
图3. 54MOUT ， LCLK周期到周期抖动
1000次
1000次
...
t
1000cycle,i
...
t
1000cycle,i+1
t
7
= t
1000cycle ，我 -
t
1000cycle,i+1
图4. 54MOUT ， 1000 LCLK周期抖动
文件编号： 38-07434牧师* E
第5 9
QQ：2880707522 复制
