【CY22150一PLL通用Flash的编程和2线串行可编程时钟发生器特点■■■■■■■■■集成锁相环】,IC型号CY22150FZXI,CY22150FZXI PDF资料,CY22150FZXI经销商,ic,电子元器件-51电子网

CY22150

一PLL通用

Flash的编程和2线串行

可编程时钟发生器

特点

■

集成锁相环（PLL）的

商业和工业操作

可编程闪存

现场可编程

两线串行编程接口

低偏移，低抖动，高精度输出

具有2.5V输出选项， 3.3V工作电压

16引脚TSSOP

■

非易失性可重编程技术可以轻松customi-

矩阵特殊积，快速周转的设计变更和产品perfor-

曼斯增强功能，以及更好的库存控制。部分可以

被重新编程高达100倍，减少库存

定制部件，并提供一个简单的方法升级

现有的设计。

该CY22150可以在包级别进行编程。

内部样品和原型数量的编程

可使用CY3672 FTG开发工具包。生产

数量可通过赛普拉斯增值distri-

bution使用第三方程序员BP的合作伙伴，或

微，希洛系统，以及其他。

该CY22150提供了一个业界标准接口

易挥发，系统级的独特的频率定制与

选项。串行编程和重编程允许快速

设计变更和产品改进，消除

库存的旧的设计部分，并简化了制造。

高性能适用于商业，工业，

网络，电信和其他一般用途。

在标准和低功率系统应用程序的兼容性。

行业标准包装节省了电路板空间。

特定网络阳离子

现场可编程

可编程串行

商业级温度

现场可编程

可编程串行

工业温度

好处

■

内部PLL产生六个输出高达200 MHz 。可以

从外部晶体生成自定义的频率或

一个驱动源。

性能保证需要的应用

扩展级温度范围。

■

产品型号

CY22150FC

输出

输入频率范围

8 MHz到30 MHz的（外部晶振）

1 MHz到133 MHz的（驱动时钟）

8 MHz到30 MHz的（外部晶振）

1 MHz到133 MHz的（驱动时钟）

输出频率范围

80千赫至200兆赫（3.3V ）

80 KHz到MHz的166.6 （ 2.5V ）

80 kHz到166.6兆赫（ 3.3V ）

80千赫至150兆赫（ 2.5V ）

CY22150FI

逻辑框图

LCLK1

分频器

银行1

XIN

XOUT

LCLK2

交叉点

开关

矩阵

LCLK3

LCKL4

OSC 。

VCO

PLL

分频器

2银行

CLK5

CLK6

串行

SDAT

程序设计

SCLK

接口

SPI

控制

VDD VSS AVDD AVSS VDDL VSSL

赛普拉斯半导体公司

文件编号： 38-07104牧师* I

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2009年1月23日

[+ ]反馈

CY22150

引脚配置

图1. 16引脚TSSOP

XIN

VDD

AVDD

SDAT

AVSS

VSSL

LCLK1

LCLK2

XOUT

CLK6

CLK5

VSS

LCLK4

VDDL

SCLK

LCLK3

表1.引脚定义

名字

XIN

数

描述

参考输入。由晶体（ 8 MHz至30 MHz）或外部时钟（ 1 MHz至133 MHz）的驱动。

可编程输入负载电容器允许在选择晶振最大的灵活性，

无论制造商，工艺，性能或质量

3.3V电源电压

3.3V模拟电源电压

串行数据输入

模拟地

LCLK地

可配置的时钟输出1在V

DDL

水平（ 3.3V或2.5V ）

可配置的时钟输出2在V

DDL

水平（ 3.3V或2.5V ）

可配置的时钟输出3在V

DDL

水平（ 3.3V或2.5V ）

串行时钟输出

LCLK电源电压（ 2.5V或3.3V ）

可配置的时钟输出4在V

DDL

水平（ 3.3V或2.5V ）

地

可配置的时钟输出5 （ 3.3V ）

可配置的时钟输出6 （ 3.3V ）

参考输出

VDD

AVDD

SDAT

AVSS

VSSL

LCLK1

LCLK2

LCLK3

SCLK

VDDL

LCLK4

VSS

CLK5

CLK6

XOUT

[1]

记

如果XIN由外部时钟源驱动1.浮动XOUT 。

文件编号： 38-07104牧师* I

第16页2

[+ ]反馈

CY22150

频率计算和寄存器定义

该CY22150是有四个极其灵活的时钟发生器

是用来确定最终的输出基本变量

频率。它们是输入参考频率（REF ），则

内部计算的P和Q分频器和后分频器，其

可以是固定的或计算的值。有三个公式来

确定一个CY22150基于最终输出频率

设计：

■

CLK = （（ REF * P） / Q） /后分频器

CLK = REF /后分频器

CLK = REF 。

基本锁相环的方框图中示出

图2中。

每个

对CY22150 6个时钟输出，共有七路输出的

向它提供的选项。有六分后选择

可用： / 2 （其中两个）， / 3 / 4 / DIV1N和/ DIV2N 。 DIV1N

和DIV2N独立地计算并应用到

单独的输出组。后分频选项可以应用

于计算的VCO频率（（REF ×P） / Q）或到REF

直接。

除了6的后置分频器的输出选项，第七

选择绕过PLL和直接传递REF到

矩阵开关。

对CY22150 PLL图2.基本框图

DIV1N [ OCH ]

DIV1SRC [ OCH ]

q全

DIV1CLK

REF

(Q+2)

[42H]

PTOTAL

(2(PB+4)+PO)

[40H], [41H], [42H]

DIV2CLK

PFD

VCO

/DIV1N

CLKSRC

交叉点

开关矩阵

[44H]

[44H,45H]

分频器银行1

分频器银行2

/DIV2N

[45H]

[45H,46H]

[45H]

LCLK1

LCLK2

LCLK3

LCLK4

CLK5

CLK6

DIV2SRC [ 47H ]

DIV2N [ 47H ]

CLKOE [ 09H ]

文件编号： 38-07104牧师* I

第16页3

[+ ]反馈

CY22150

默认的启动条件为CY22150

该设备的缺省（编程）条件通常设定

由分销商谁的程序使用客户的设备

通过CyClocksRT产生特定的JEDEC文件。零件运

从工厂的空白，未编程。在这种条件下，

所有位都设置为0 ，所有的输出三态，并且晶体

振荡电路处于活动状态。

虽然你可以开发自己的子程序进行编程的任何或

所有在下面几页中描述的各个寄存器，它

可能是更容易使用CyClocksRT以产生所需

寄存器设置文件。

该CY22150的串行接口地址为69H 。如果有一个

在您的系统中的其他设备发生冲突，那么这也可以

使用CyClocksRT改变。

表2

列出了SPI寄存器和它们的定义。具体

寄存器定义和允许值如下所列。

参考频率

该REF可以是晶体或驱动频率。对于晶体，

频率范围必须是8兆赫和30兆赫之间。对于

驱动频率，频率范围必须在1 MHz范围

和133兆赫。

使用晶体作为参考输入

该CY22150的输入晶体振荡器是一个重要的

由于柔韧性特征，它允许用户在选择

水晶作为参考源。输入振荡器具有可编程

获得，允许与参考晶体的最大兼容性，

无论制造商，工艺，性能和质量。

可编程晶体振荡器的输入增益设置

输入晶体振荡器增益（ XDRV ）由两比特控制

在寄存器12H ，并根据设定的

表3

第5页上的

参数控制增益晶振频率，

内部晶体寄生电阻（ESR ，可从

制造商），并在晶体启动的CapLoad设置。

3位和第4寄存器12H的控制输入晶体振荡器增益

设置。第4位是设置的MSB ，而第3位为LSB 。该

设置根据编程

表3

5.所有其他网页

寄存器位保留，应编程为

所示

表4

第5页。

使用外部时钟作为参考输入

该CY22150还接受外部时钟作为参考，与

速度高达133 MHz的。与外部时钟时， XDRV

（寄存器12H）位必须根据设置

表5

第5页。

频率计算和注册Defini-

系统蒸发散使用串行编程接口

该CY22150提供了一个业界标准串行接口

易挥发，在系统编程的独特的频率和

选项。串行编程和重编程允许快速

设计变更和产品改进，消除

库存的旧的设计部分，并简化了制造。

串行编程接口（ SPI ）提供易失性

编程。这意味着，当目标系统上电

下来， CY22150恢复到其预SPI的状态，如上文所定义

（编程或者未编程）。当系统上电

再度回升时， SPI寄存器必须再次重新配置。

在CY22150可编程的所有寄存器与解决

8位寄存器，包含8个数据位。该CY22150是奴隶

设备与1101001 （ 69H ）地址。

表2.汇总表 - CY22150可编程寄存器

09H

OCH

12H

13H

40H

41H

42H

44H

45H

46H

47H

DIV2SRC MUX和

DIV2N分

描述

CLKOE控制

DIV1SRC MUX和

DIV1N分

输入晶体振荡器

传动控制

输入负载电容

控制

电荷泵和PB

计数器

PO计数器，计数器Q

交叉点开关

矩阵控制

DIV1SRC

CapLoad

(7)

PB(7)

DIV1N(6)

CapLoad

(6)

PB(6)

Q(6)

CLK5

DIV1N(4)

XDRV(1)

CapLoad

(4)

Pump(2)

PB(4)

Q(4)

LCLK4

DIV1N(3)

XDRV(0)

CapLoad

(3)

Pump(1)

PB(3)

Q(3)

LCLK3

DIV1N(2)

CapLoad

(2)

Pump(0)

PB(2)

Q(2)

LCLK2

DIV1N(1)

CapLoad

(1)

PB(9)

PB(1)

Q(1)

LCLK1

DIV1N(0)

CapLoad

(0)

PB(8)

PB(0)

Q(0)

CLK6

DIV1N(5)

CapLoad

(5)

PB(5)

Q(5)

CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1

对于LCLK1的LCLK1的LCLK1的LCLK2的LCLK2的LCLK2的LCLK3的LCLK3

CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2

对于LCLK3的LCLK4的LCLK4的LCLK4的CLK5的CLK5的CLK5的CLK6

CLKSRC1 CLKSRC0

对于CLK6的CLK6

DIV2SRC

DIV2N(6)

DIV2N(5)

DIV2N(4)

DIV2N(3)

DIV2N(2)

DIV2N(1)

DIV2N(0)

文件编号： 38-07104牧师* I

第16页4

[+ ]反馈

CY22150

表3.可编程晶体振荡器的输入增益设置

盖寄存器设置

有效负载电容

（ CapLoad ）

水晶ESR

晶振输入

频率

8至15兆赫

15至20兆赫

20至25兆赫

25至30兆赫

表4位的位置和值

地址

12H

XDRV(1)

XDRV(0)

00H – 80H

6 pF到12 pF的

30Ω

60Ω

80H - C0H

12 pF到18 pF的

30Ω

60Ω

C0H - FFH

18 pF到30 pF的

30Ω

60Ω

不适用

表5.可编程的外部基准输入振荡器驱动器设置

参考频率

系统设置

输入负载电容

输入负载电容允许用户设置负载电容

该CY22150的匹配从一个输入的负载电容

水晶。的输入端的负载电容器的值由下式确定

8位中的可编程寄存器[ 13H ] 。总的负载电容

由下式确定：

CapLoad = （C

– C

BRD

– C

芯片

） /0.09375 pF的

其中：

■

1至25兆赫

25至50兆赫

50至90兆赫

90至133兆赫

PLL频率，Q计数器[ 42H （ 6..0 ）

第一计数器被称为Q计数器。在Q计数器

划分REF通过其计算出的值。 Q是一个7位的分频器用

127最大值和0.主最小值

Q的值由7位寄存器42H （ 6..0 ）确定，但2

加入到该寄存器中的值来实现的总Q或Q

总

. Q

总

被定义为下式：

总

= Q + 2

Q的最小值

总

是2.问的最大值

总

129.注册42H在表中定义的。

对CY22150稳定运行不能保证的话

REF / Q

总

低于250千赫。 Q

总

位的位置和值

德网络中定义

表7

第6页。

=你的水晶的指定负载电容。

BRD

=总电路板电容，由于外部电容

与电路板走线电容。在CyClocksRT ，该值

默认为2 pF的。

芯片

= 6 pF的。

0.09375 PF =可用的步进分辨率，由于8位

■

PLL频率，P计数器[ 40H （ 1..0 ） ]，[ 41H （ 7..0 ） ] ，

[42H(7)

接下来的计数器定义为P （产品）计数器。在P

计数器被乘以（REF / Q

总

）值来实现

VCO频率。该产品计数器，其定义为：P

总

，由

最多两个内部变量， PB和PO 。式为calcu-

lating P

总

是：

总

= （2 （PB + 4）+ PO）的

PB为一个10位的变量，由寄存器40H定义（1 ：0）和

41H （7 ：0）。 2个LSB的寄存器40H是两个MSB

变量PB 。寄存器40H位4..2用于确定所述

电荷泵设置。寄存器40H的3个MSB预设

和保留的，不能更改。 PO是单个比特变量，

寄存器42H （7）定义。这允许奇数P中

总

42H的剩下的7位被用于定义在Q

计数器，如图

表7中。

P的最小值

总

是8 P的最大值

总

2055为了实现P的最小值

总

， PB和PO应该

既被编程为0。要达到的最大值

总

，PB应设定为1023 ，和PO应该

编程为1 。

第16页5

在CyclocksRT ，仅在晶体电容（C

）被指定。

芯片

设置为6 pF的和C

BRD

默认为2 pF的。如果您的主板

电容是大于或小于2 pF的下部，前面给出的公式

被用来计算一个新CapLoad值和编程到

注册13H 。

在CyClocksRT ，进入液晶电容（C

）。的值

CapLoad被自动确定，并编入

CY22150 。通过SDAT和SCLK引脚，则该值可以是

向上或向下调整，如果你的板电容是大于或小于

超过2 pF的。对于外部时钟源， CapLoad默认为0 。

SEE

表6

对CapLoad位的位置和价值6页。

输入负载电容被放置在CY22150死

减少了外部元件成本。这些电容是真实的

平行板电容器，旨在降低频移

时所发生的非线性负载电容是受负荷，

偏置，电源和温度变化。

文件编号： 38-07104牧师* I

[+ ]反馈

CY22150

一PLL通用闪存可编程

我

C可编程时钟发生器

特点

■

集成锁相环（PLL）的

商业和工业操作

可编程闪存

现场可编程

两线I

C接口

低偏移，低抖动，高精度输出

3.3 V工作电压为2.5 V输出选项

16引脚TSSOP

■

非易失性可重编程技术可以很容易定做

化，快速周转的设计变更和产品

性能增强，更好的库存控制。

部件可以被重新编程到100倍，从而减少

自定义零件库存，并提供一个简单的方法

升级现有的设计。

该CY22150可以在包级别进行编程。

内部样品和原型数量的编程

可使用CY3672开发工具包。生产

数量可通过赛普拉斯增值distri-

bution使用第三方程序员BP的合作伙伴，或

微，希洛系统，以及其他。

该CY22150提供了一个业界标准接口

易挥发，系统级的独特的频率定制与

选项。串行编程和重编程允许快速

设计变更和产品改进，消除

库存的旧的设计部分，并简化了制造。

高性能适用于商业，工业，

网络，电信和其他一般用途。

在标准和低功率系统应用程序的兼容性。

行业标准包装节省了电路板空间。

输出频率范围

特定网络阳离子

现场可编程

可编程串行

商业级温度

现场可编程

可编程串行

工业温度

好处

■

内部PLL产生六个输出高达200 MHz 。可以

从外部晶体生成自定义的频率或

一个驱动源。

性能保证需要的应用

扩展级温度范围。

■

产品型号

CY22150KFZXC

输出

输入频率范围

8 MHz到30 MHz的（外部晶振）

1 MHz到133 MHz的（驱动时钟）

8 MHz到30 MHz的（外部晶振）

1 MHz到133 MHz的（驱动时钟）

80千赫至200兆赫（ 3.3V）

80 KHz到MHz的166.6 （ 2.5 V ）

80 kHz到166.6兆赫（ 3.3 V ）

80千赫至150兆赫（ 2.5V）

CY22150KFZXI

逻辑框图

LCLK1

分频器

银行1

XIN

XOUT

LCLK2

交叉点

开关

矩阵

LCLK3

LCKL4

OSC 。

VCO

PLL

分频器

2银行

CLK5

CLK6

SDAT

I2C

接口

SCLK

控制

VDD

VSS

AVDD AVSS VDDL VSSL

赛普拉斯半导体公司

文件编号： 38-07104牧师* K

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的二○一一年三月三十〇日

[+ ]反馈

CY22150

引脚配置................................................ ............. 3

频率计算和寄存器定义........... 4

默认的启动条件为CY22150 .................... 5

频率计算和注册

采用I2C接口................................. 5定义

参考频率................................................ 5 ..

PLL频率，Q计数器[ 42H （ 6..0 ） ....................... 6

PLL频率，P计数器[ 40H （ 1..0 ） ] ，

[41H(7..0)], [42H(7) ..................................................... 6

PLL后分频选项[ 0CH （ 7..0 ） ]，[ 47H （ 7..0 ） 7 .......

电荷泵设置[ 40H （ 2..0 ） .............................. 7

时钟输出设置： CLKSRC -

时钟输出矩阵开关

[44H(7..0)], [45H(7..0)], [46H(7..6)] ............................. 8

测试，保留和空白寄存器.......................... 8

I2C接口时序............................................... .......... 9

数据有效................................................ .................... 9

数据帧................................................ ................. 9

应答脉冲................................................ ..... 9

应用................................................. ................... 11

控制抖动................................................ ........ 11

绝对最大条件..................................... 12

推荐工作条件.......................... 12

直流电气特性........................................ 12

AC电气特性........................................ 13

器件特性................................................ ... 13

订购信息................................................ ...... 14

可能的配置............................................. 14

订购代码定义......................................... 15

包图................................................ ............ 15

与缩略语................................................. ....................... 16

文档约定................................................ 16

计量单位............................................... ........ 16

文档历史记录页............................................... .. 17

销售，解决方案和法律信息...................... 18

全球销售和设计支持....................... 18

产品................................................. ................... 18

的PSoC解决方案................................................ ......... 18

文件编号： 38-07104牧师* K

第18页2

[+ ]反馈

CY22150

引脚配置

图1. 16引脚TSSOP

XIN

VDD

AVDD

SDAT

AVSS

VSSL

LCLK1

LCLK2

XOUT

CLK6

CLK5

VSS

LCLK4

VDDL

SCLK

LCLK3

表1.引脚定义

名字

XIN

数

描述

参考输入。由晶体（ 8 MHz至30 MHz）或外部时钟（ 1 MHz至133 MHz）的驱动。

可编程输入负载电容器允许在选择晶振最大的灵活性，

无论制造商，工艺，性能或质量

3.3 V电源电压

3.3 V模拟电源供电

串行数据输入

模拟地

LCLK地

可配置的时钟输出1在V

DDL

水平（ 3.3 V或2.5 V ）

可配置的时钟输出2在V

DDL

水平（ 3.3 V或2.5 V ）

可配置的时钟输出3在V

DDL

水平（ 3.3 V或2.5 V ）

串行时钟输出

LCLK电源电压（ 2.5 V或3.3 V ）

可配置的时钟输出4在V

DDL

水平（ 3.3 V或2.5 V ）

地

可配置的时钟输出5 （ 3.3 V ）

可配置的时钟输出6 （ 3.3 V ）

参考输出

VDD

AVDD

SDAT

AVSS

VSSL

LCLK1

LCLK2

LCLK3

SCLK

VDDL

LCLK4

VSS

CLK5

CLK6

XOUT

[1]

记

如果XIN由外部时钟源驱动1.浮动XOUT 。

文件编号： 38-07104牧师* K

第18页3

[+ ]反馈

CY22150

频率计算和寄存器定义

该CY22150是有四个极其灵活的时钟发生器

是用来确定最终的输出基本变量

频率。它们是输入参考频率（REF ），则

内部计算的P和Q分频器和后分频器，其

可以是固定的或计算的值。有三个公式来

确定一个CY22150基于最终输出频率

设计：

■

CLK = （（ REF * P） / Q） /后分频器

CLK = REF /后分频器

CLK = REF 。

基本锁相环的方框图中示出

图2中。

每个

对CY22150 6个时钟输出，共有七路输出的

向它提供的选项。有六分后选择

可用： / 2 （其中两个）， / 3 / 4 / DIV1N和/ DIV2N 。 DIV1N

和DIV2N独立地计算并应用到

单独的输出组。后分频选项可以应用

于计算的VCO频率（（REF ×P） / Q）或到REF

直接。

除了6的后置分频器的输出选项，第七

选择绕过PLL和直接传递REF到

矩阵开关。

对CY22150 PLL图2.基本框图

DIV1N [ OCH ]

DIV1SRC [ OCH ]

q全

DIV1CLK

REF

(Q+2)

[42H]

PTOTAL

(2(PB+4)+PO)

[40H], [41H], [42H]

DIV2CLK

PFD

VCO

/DIV1N

CLKSRC

交叉点

开关矩阵

[44H]

[44H,45H]

分频器银行1

分频器银行2

/DIV2N

[45H]

[45H,46H]

[45H]

LCLK1

LCLK2

LCLK3

LCLK4

CLK5

CLK6

DIV2SRC [ 47H ]

DIV2N [ 47H ]

CLKOE [ 09H ]

文件编号： 38-07104牧师* K

第18页4

[+ ]反馈

CY22150

默认的启动条件为CY22150

该设备的缺省（编程）条件通常设定

由分销商谁的程序使用客户的设备

通过CyClocksRT产生特定的JEDEC文件。零件运

从工厂的空白，未编程。在这种条件下，

所有位都设置为0 ，所有的输出三态，并且晶体

振荡电路处于活动状态。

虽然你可以开发自己的子程序进行编程的任何或

所有在下面几页中描述的各个寄存器，它

可能是更容易使用CyClocksRT以产生所需

寄存器设置文件。

该CY22150的串行接口地址为69H 。如果有一个

在您的系统中的其他设备发生冲突，那么这也可以

使用CyClocksRT改变。

表2

列出了我

I2C寄存器及其定义。具体

寄存器定义和允许值如下所列。

参考频率

该REF可以是晶体或驱动频率。对于晶体，

频率范围必须是8兆赫和30兆赫之间。对于

驱动频率，频率范围必须在1 MHz范围

和133兆赫。

使用晶体作为参考输入

该CY22150的输入晶体振荡器是一个重要的

由于柔韧性特征，它允许用户在选择

水晶作为参考源。输入振荡器具有可编程

获得，允许与参考晶体的最大兼容性，

无论制造商，工艺，性能和质量。

可编程晶体振荡器的输入增益设置

输入晶体振荡器增益（ XDRV ）由两比特控制

在寄存器12H ，并根据设定的

表3

第6页上的

参数控制增益晶振频率，

内部晶体寄生电阻（ESR ，可从

制造商），并在晶体启动的CapLoad设置。

3位和第4寄存器12H的控制输入晶体振荡器增益

设置。第4位是设置的MSB ，而第3位为LSB 。该

设置根据编程

表3

6.所有其他网页

寄存器位保留，应编程为

所示

表4

第6页。

使用外部时钟作为参考输入

该CY22150还接受外部时钟作为参考，与

速度高达133 MHz的。与外部时钟时， XDRV

（寄存器12H）位必须根据设置

表5

第6页。

频率计算和注册Defini-

使用I系统蒸发散

C接口

该CY22150提供了一个业界标准串行接口

易挥发，在系统编程的独特的频率和

选项。串行编程和重编程允许快速

设计变更和产品改进，消除

库存的旧的设计部分，并简化了制造。

在我

C接口提供了动荡的编程。这意味着

当目标系统断电时， CY22150回复

到其预我

状态，如上定义（编程或外部器件了

编程）。当系统电源再次备份时，我

寄存器必须再次重新配置。

在CY22150可编程的所有寄存器与解决

8位寄存器，包含8个数据位。该CY22150是奴隶

设备与1101001 （ 69H ）地址。

表2.汇总表 - CY22150可编程寄存器

09H

OCH

12H

13H

40H

41H

42H

44H

45H

46H

47H

DIV2SRC MUX和

DIV2N分

描述

CLKOE控制

DIV1SRC MUX和

DIV1N分

输入晶体振荡器

传动控制

输入负载电容

控制

电荷泵和PB

计数器

PO计数器，计数器Q

交叉点开关

矩阵控制

DIV1SRC

CapLoad

(7)

PB(7)

DIV1N(6)

CapLoad

(6)

PB(6)

Q(6)

CLK5

DIV1N(4)

XDRV(1)

CapLoad

(4)

Pump(2)

PB(4)

Q(4)

LCLK4

DIV1N(3)

XDRV(0)

CapLoad

(3)

Pump(1)

PB(3)

Q(3)

LCLK3

DIV1N(2)

CapLoad

(2)

Pump(0)

PB(2)

Q(2)

LCLK2

DIV1N(1)

CapLoad

(1)

PB(9)

PB(1)

Q(1)

LCLK1

DIV1N(0)

CapLoad

(0)

PB(8)

PB(0)

Q(0)

CLK6

DIV1N(5)

CapLoad

(5)

PB(5)

Q(5)

CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1

对于LCLK1的LCLK1的LCLK1的LCLK2的LCLK2的LCLK2的LCLK3的LCLK3

CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2

对于LCLK3的LCLK4的LCLK4的LCLK4的CLK5的CLK5的CLK5的CLK6

CLKSRC1 CLKSRC0

对于CLK6的CLK6

DIV2SRC

DIV2N(6)

DIV2N(5)

DIV2N(4)

DIV2N(3)

DIV2N(2)

DIV2N(1)

DIV2N(0)

文件编号： 38-07104牧师* K

第18页5

[+ ]反馈