CY22150
一PLL通用闪存可编程
和2线串行可编程时钟发生器
特点
集成锁相环（PLL）的
商业和工业操作
闪存编程
现场可编程
2线串行编程接口
低偏移，低抖动，高精度输出
具有2.5V输出选项， 3.3V工作电压
16引脚TSSOP
次，自定义零件减少库存，
升级现有提供一种简单的方法
设计。
该CY22150可以在包级别进行编程。
在内部编程样品和原型
可使用CY3672 FTG人员开发量
opment套件。量产批量已可通过
赛普拉斯的增值分销合作伙伴或
使用第三方程序员BP微
systems ，希洛Systems ，等等。
该CY22150提供了一个行业标准接口
为挥发性的，系统级的独特定制
频率和选项。串行编程和
重新编程可以快速更改设计和
产品功能增强，消除了旧库存
设计零件，并简化了制造。
高性能适用于商业，工业，
网络，电信和其它通用
应用程序。
标准和低功耗的应用程序兼容性
系统。
行业标准包装节省电路板空间。
好处
内部PLL产生六个输出高达200 MHz 。能
从外部生成自定义频率
晶体或从动源。
性能保证需要的应用
扩展级温度范围。
非易失性可重编程技术可以很容易
个性化定制，快速周转的设计变更
和产品性能的改进，更好的
库存控制。部件可以被重新编程到100
逻辑框图
分频器
银行1
XIN
XOUT
P
LCLK1
LCLK2
交叉点
开关
矩阵
LCLK3
LCKL4
OSC 。
Q
Φ
VCO
PLL
分频器
2银行
CLK5
CLK6
串行
SDAT
程序设计
SCLK
接口
SPI
控制
VDD VSS AVDD AVSS VDDL VSSL
引脚配置
XIN
VDD
AVDD
SDAT
AVSS
VSSL
LCLK1
LCLK2
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
XOUT
CLK6
CLK5
VSS
LCLK4
VDDL
SCLK
LCLK3
赛普拉斯半导体公司
文件编号： 38-07104牧师* F
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年8月11日
CY22150
产品型号
CY22150FC
输出
6
输入频率范围
8兆赫， 30兆赫（外部晶振）
1兆赫， 133兆赫（驱动时钟）
8兆赫， 30兆赫（外部晶振）
1兆赫， 133兆赫（驱动时钟）
输出频率范围
80 kHz至200兆赫（ 3.3V ）
80 kHz至166.6兆赫（ 2.5V ）
80千赫 - 166.6兆赫（ 3.3V ）
80千赫 - 150兆赫（ 2.5V ）
特定网络阳离子
现场可编程
可编程串行
商业级温度
现场可编程
可编程串行
工业温度
CY22150FI
6
引脚德网络nitions
引脚名称
XIN
引脚数
1
引脚说明
参考输入。
（ - 30 MHz的8 MHz）或外部时钟（ 1兆赫 - 133兆赫），一个晶振。
可编程输入负载电容器允许在选择晶振最大的灵活性，
无论制造商，工艺，性能或质量。
3.3V电源电压
3.3V模拟电源电压
串行数据输入
模拟地
LCLK地
可配置的时钟输出1
在V
DDL
水平（ 3.3V或2.5V ）
可配置的时钟输出2
在V
DDL
水平（ 3.3V或2.5V ）
可配置的时钟输出3
在V
DDL
水平（ 3.3V或2.5V ）
串行时钟输入
LCLK电源
（ 2.5V或3.3V ）
可配置的时钟输出4
在V
DDL
水平（ 3.3V或2.5V ）
地
可配置的时钟输出5
(3.3V)
可配置的时钟输出6
(3.3V)
参考输出
VDD
AVDD
SDAT
AVSS
VSSL
LCLK1
LCLK2
LCLK3
SCLK
VDDL
LCLK4
VSS
CLK5
CLK6
XOUT
[1]
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
频率计算和寄存器定义
该CY22150是有四个极其灵活的时钟发生器
可以用于确定最终的输出基本变量
频率。它们是输入参考频率（REF ），则
内部计算的P和Q分频器和后分频器
其可以是固定的或计算的值。有三种基本
式中，用于确定的最终输出频率
CY22150为基础的设计：
CLK = （ （ REF * P） / Q） /后分频器
CLK = REF /后分频器
CLK = REF 。
注意：
如果XIN由外部时钟源驱动1.浮动XOUT 。
基本锁相环的方框图中示出
图1 。
每个
对CY22150 6个时钟输出，共有七路输出的
向它提供的选项。有六分后选择
可用： / 2 （其中两个） ， / 3 / 4 / DIV1N和/ DIV2N 。 DIV1N
和DIV2N独立地计算并应用到
单独的输出组。后分频选项即可
施加到所计算的VCO频率（ （REF ×P） / Q）或向
REF直接。
除了6的后置分频器的输出选项，第七
选择绕过PLL和直接传递REF到
矩阵开关。
文件编号： 38-07104牧师* F
分页： 13 2
CY22150
DIV1N [ OCH ]
DIV1SRC [ OCH ]
1
q全
DIV1CLK
REF
(Q+2)
[42H]
PTOTAL
(2(PB+4)+PO)
[40H], [41H], [42H]
1
DIV2CLK
PFD
VCO
0
/DIV1N
/2
/3
分频器银行1
分频器银行2
/4
/2
/DIV2N
CLKSRC
交叉点
开关矩阵
[44H]
[44H]
[44H,45H]
[45H]
LCLK1
LCLK2
LCLK3
LCLK4
0
[45H]
[45H,46H]
CLK5
CLK6
DIV2SRC [ 47H ]
DIV2N [ 47H ]
CLKOE [ 09H ]
对CY22150 PLL图1.基本框图
默认的启动条件为CY22150
该设备的默认（编程）状态一般
由经销商谁使用计划将设备设置
通过CyClocksRT生产客户指定的JEDEC文件。
零件在出厂时都是空白和未编程。
在这种情况下，所有位被设置为0时，所有输出为
三态，和晶体振荡器电路处于活动状态。
虽然你可以开发自己的子程序进行编程的任何或
所有在下面几页中描述的各个寄存器，
它可能是更容易使用CyClocksRT以产生所需
寄存器设置文件。
该CY22150的串行接口地址为69H 。应
有与系统中的其他设备发生冲突，这
也可以使用CyClocksRT改变。
回到加电再次，该SPI寄存器将需要
再次重新配置。
在CY22150所有可编程寄存器寻址
用8比特和含有8位的数据。该CY22150是
用1101001 （ 69H ）地址从设备。
表1
列出了SPI寄存器和它们的定义。具体
寄存器定义和允许值如下所列。
参考频率
该REF可以是晶体或驱动频率。对于晶体，
频率范围必须是8兆赫和30兆赫之间。为
一个驱动频率，该频率范围必须介于
1兆赫和133兆赫。
使用晶体作为参考输入
该CY22150的输入晶体振荡器是一个重要的
由于柔韧性特征，它允许在选择的用户
晶振作为参考源。输入振荡器具有编程
梅布尔增益，允许有最大的兼容性
参考晶体，不管制造商，工艺， perfor-
曼斯和质量。
可编程晶体振荡器的输入增益设置
输入晶体振荡器增益（ XDRV ）是由两个控制
在寄存器12H的位，并根据设定
表2中。
该
参数控制增益晶振频率，
内部晶体寄生电阻（ESR ，可从
频率计算和注册Defini-
系统蒸发散使用串行编程接口
该CY22150提供了行业标准的串行接口
对于易挥发，在系统编程的独特的频率和
选项。串行编程和重编程允许
快速更改设计和产品改进，消除
库存的旧的设计部分，并简化了制造。
串行编程接口（ SPI ）提供易失性
编程，即，当目标系统断电，
该CY22150恢复到其预SPI的状态，如上文所定义
（编程或者未编程） 。当系统
文件编号： 38-07104牧师* F
第13 3
CY22150
制造商） ，和晶在CapLoad设置
启动。
3位和第4寄存器12H的控制输入晶体振荡器
增益设置。第4位是设置的最高位，而位3是
LSB 。该设置是根据编程
表2中。
所有其他
寄存器位保留，应编程为
所示
表3中。
使用外部时钟作为参考输入
该CY22150还可以接受外部时钟为基准，
其主频为133 MHz的。与外部时钟时， XDRV
（寄存器12H）位必须根据设置
表4 。
表1汇总表 - CY22150可编程寄存器
注册
09H
OCH
12H
13H
40H
41H
42H
44H
45H
46H
47H
DIV2SRC MUX和
DIV2N分
描述
CLKOE控制
DIV1SRC MUX和
DIV1N分
输入晶体振荡器
传动控制
输入负载电容
控制
电荷泵和PB
计数器
PO计数器，Q
计数器
交叉点开关
矩阵控制
D7
0
D6
0
D5
CLK6
D4
CLK5
D3
LCLK4
D2
LCLK3
D1
LCLK2
D0
LCLK1
DIV1SRC DIV1N （6） DIV1N （5） DIV1N （4） DIV1N （3） DIV1N （2） DIV1N （1） DIV1N （0）
0
CapLoad
(7)
1
PB(7)
PO
0
CapLoad
(6)
1
PB(6)
Q(6)
1
CapLoad
(5)
0
PB(5)
Q(5)
XDRV(1)
CapLoad
(4)
Pump(2)
PB(4)
Q(4)
XDRV(0)
CapLoad
(3)
Pump(1)
PB(3)
Q(3)
0
CapLoad
(2)
Pump(0)
PB(2)
Q(2)
0
CapLoad
(1)
PB(9)
PB(1)
Q(1)
0
CapLoad
(0)
PB(8)
PB(0)
Q(0)
CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1
对于LCLK1的LCLK1的LCLK1的LCLK2的LCLK2的LCLK2的LCLK3的LCLK3
CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2
对于LCLK3的LCLK4的LCLK4的LCLK4的CLK5的CLK5的CLK5的CLK6
CLKSRC1 CLKSRC0
对于CLK6的CLK6
1
1
1
1
1
1
DIV2SRC DIV2N （6） DIV2N （5） DIV2N （4） DIV2N （3） DIV2N （2） DIV2N （1） DIV2N （0）
表2.可编程晶体振荡器的输入增益设置
盖寄存器设置
有效负载电容
（ CapLoad ）
水晶ESR
晶振输入
频率
8 - 15 MHz的
15 - 20 MHz的
20 - 25 MHz的
25 - 30 MHz的
表3位的位置和值
地址
12H
D7
0
D6
0
D5
1
D4
XDRV(1)
D3
XDRV(0)
D2
0
D1
0
D0
0
00H – 80H
6 pF到12 pF的
30
00
01
01
10
60
01
10
10
10
80H - C0H
为12pF至18pF之
30
01
01
10
10
60
10
10
10
11
C0H - FFH
18pF之为30pF的
30
01
10
10
11
60
10
10
11
不适用
表4.可编程的外部基准输入振荡器驱动器设置
参考频率
系统设置
1 - 25 MHz的
00
25 - 50 MHz的
01
50 - 90兆赫
10
90 - 133兆赫
11
文件编号： 38-07104牧师* F
第13 4
CY22150
输入负载电容
输入负载电容允许用户设置负载电容
该CY22150的匹配从一个输入的负载电容
水晶。的输入端的负载电容器的值由下式确定
8位中的可编程寄存器[ 13H ] 。总的负载电容
由下式确定：
CapLoad = （ CL- CBRD - CCHIP ） /0.09375 pF的
其中：
C
L
=你的水晶的指定负载电容。
C
BRD
=总电路板电容，由于外部电容就
itors和电路板走线电容。在CyClocksRT ，该值
默认为2 pF的。
C
芯片
= 6 pF的。
0.09375 PF =可用的步进分辨率，由于8位
注册。
在CyclocksRT ，仅在晶体电容（C
L
）被指定。
C
芯片
设置为6 pF的，和C
BRD
默认为2 pF的。如果您的主板
电容是大于或小于2 pF的下部，上述公式
可以用来计算一个新CapLoad值和
编入寄存器13H 。
在CyClocksRT ，进入液晶电容（C
L
） 。值
CapLoad将被自动确定和编程
到CY22150 。通过SDAT和SCLK引脚，所述
值可上下调整，如果你的主板电容
大于或小于2 pF的。对于外部时钟源，
CapLoad默认为0。见
表5
对于CapLoad位的位置
和值。
输入负载电容被放置在CY22150死
减少了外部元件成本。这些电容是真实的
平行板电容器，旨在降低频率
移动，当非线性负载电容的影响会发生
通过负载，偏置，电源和温度的变化。
由两个内部变量，PB和PO 。式为
计算P
总
是：
P
总
= （2 （PB + 4）+ PO） 。
PB为一个10位的变量，由寄存器40H定义（1 ：0）和
41H （7 ：0）。 2个LSB的寄存器40H是两个MSB
变量PB 。寄存器40H位4..2用于确定所述
电荷泵设置（见第5章） 。寄存器的3个MSB
40H被预设和保留的，不能更改。 PO是
单个位的变量，寄存器42H （7）所定义。这允许
奇数P中
总
.
42H的剩下的7位被用于定义在Q
计数器，如图
表6 。
P的最小值
总
是8 P的最大值
总
是2055为了实现P的最小值
总
，PB和PO
都应该被编程为0。要达到的最大
P的值
总
，PB应设定为1023，和PO
应设定为1。
对CY22150稳定运行不能，如果保证
的值（P
总
* （ REF / Q
总
） ）高于400兆赫或更低
100兆赫。寄存器40H ， 41H和42H中定义
表7中。
PLL后分频选项[ OCH （ 7..0 ） ]，[ 47H （ 7..0 ）
VCO的输出是通过两个独立的路由
多路复用器，然后两分频的银行，以确定最终的时钟
输出频率。多路复用器确定该时钟信号
送入分频器银行是所计算的VCO频率
或REF 。有两种选择复用器（ DIV1SRC和DIV2SRC ）
两分频的银行（分频器银行1和银行分频器2 ）
用于确定此时钟信号。该时钟信号通过
通过DIV1SRC和DIV2SRC称为DIV1CLK
和DIV2CLK分别。
分频器银行提供独特的4分频选项： / 2 ，
/ 3 /4 ，和/ DIVxN 。 DIVxN是一个变量，它可以是indepen-
dently编程（ DIV1N和DIV2N ）分别为两个的
分银行。 DIVxN的最小值是4。
DIVxN的最大值为127 DIVxN低于4的值是
不能保证正常工作。
DIV1SRC是一个单比特变量，由寄存器OCH控制。
寄存器OCH其余7位决定价值
岗位分DIV1N 。
DIV2SRC是一个单比特变量，由寄存器47H控制。
寄存器47H ，其余7位决定价值
岗位分DIV2N 。
寄存器OCH和47H中定义
表8 。
PLL频率，Q计数器[ 42H （ 6..0 ）
第一计数器被称为Q计数器。在Q计数器
划分REF通过其计算出的值。 Q是一个7位的分频器用
127最大值和0.主最小值
Q的值由7位寄存器42H （ 6..0 ） ，但2确定
被添加到该寄存器中的值来实现的总Q或Q
总
.
Q
总
被定义为下式：
Q
总
= Q + 2
Q的最小值
总
是2.问的最大值
总
在129注册42H在表中定义的。
对CY22150稳定运行不能保证的话
REF / Q
总
低于250千赫。 Q
总
位的位置和价值
都德网络中定义
表6 。
电荷泵设置[ 40H （ 2..0 ）
正确的泵设置为PLL的稳定性很重要。收费
泵设定由寄存器40H位（ 4..2 ）的控制，并
依赖于内部变量PB （见“PLL
频率，
P计数器[ 40H （ 1..0 ） ]，[ 41H （ 7..0 ） ]，[ 42H （7）] “）。表9
summa-
rizes正确的电荷泵设置的基础上， P总。
SEE
表10
对寄存器40H位的位置和价值。
PLL频率，P计数器[ 40H （ 1..0 ） ] ，
[41H(7..0)], [42H(7)
接下来的计数器定义为P （产品）计数器。在P
计数器被乘以（REF / Q
总
）值来实现
VCO频率。该产品计数器，其定义为：P
总
，是
表5.输入负载电容寄存器位设置
地址
13H
D7
D6
D5
D4
D3
D2
D1
D0
CapLoad （7） CapLoad （6） CapLoad （5） CapLoad （4） CapLoad （3） CapLoad （2） CapLoad （1） CapLoad （0）
文件编号： 38-07104牧师* F
第13个5
CY22150
一PLL通用闪存可编程
和2线串行可编程时钟发生器
特点
集成锁相环（PLL）的
商业和工业操作
闪存编程
现场可编程
2线串行编程接口
低偏移，低抖动，高精度输出
具有2.5V输出选项， 3.3V工作电压
16引脚TSSOP
次，自定义零件减少库存，
升级现有提供一种简单的方法
设计。
该CY22150可以在包级别进行编程。
在内部编程样品和原型
可使用CY3672 FTG人员开发量
opment套件。量产批量已可通过
赛普拉斯的增值分销合作伙伴或
使用第三方程序员BP微
systems ，希洛Systems ，等等。
该CY22150提供了一个行业标准接口
为挥发性的，系统级的独特定制
频率和选项。串行编程和
重新编程可以快速更改设计和
产品功能增强，消除了旧库存
设计零件，并简化了制造。
高性能适用于商业，工业，
网络，电信和其它通用
应用程序。
标准和低功耗的应用程序兼容性
系统。
行业标准包装节省电路板空间。
好处
内部PLL产生六个输出高达200 MHz 。能
从外部生成自定义频率
晶体或从动源。
性能保证需要的应用
扩展级温度范围。
非易失性可重编程技术可以很容易
个性化定制，快速周转的设计变更
和产品性能的改进，更好的
库存控制。部件可以被重新编程到100
逻辑框图
分频器
银行1
XIN
XOUT
P
LCLK1
LCLK2
交叉点
开关
矩阵
LCLK3
LCKL4
OSC 。
Q
Φ
VCO
PLL
分频器
2银行
CLK5
CLK6
串行
SDAT
程序设计
SCLK
接口
SPI
控制
VDD VSS AVDD AVSS VDDL VSSL
引脚配置
XIN
VDD
AVDD
SDAT
AVSS
VSSL
LCLK1
LCLK2
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
XOUT
CLK6
CLK5
VSS
LCLK4
VDDL
SCLK
LCLK3
赛普拉斯半导体公司
文件编号： 38-07104牧师* F
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年8月11日
CY22150
产品型号
CY22150FC
输出
6
输入频率范围
8兆赫， 30兆赫（外部晶振）
1兆赫， 133兆赫（驱动时钟）
8兆赫， 30兆赫（外部晶振）
1兆赫， 133兆赫（驱动时钟）
输出频率范围
80 kHz至200兆赫（ 3.3V ）
80 kHz至166.6兆赫（ 2.5V ）
80千赫 - 166.6兆赫（ 3.3V ）
80千赫 - 150兆赫（ 2.5V ）
特定网络阳离子
现场可编程
可编程串行
商业级温度
现场可编程
可编程串行
工业温度
CY22150FI
6
引脚德网络nitions
引脚名称
XIN
引脚数
1
引脚说明
参考输入。
（ - 30 MHz的8 MHz）或外部时钟（ 1兆赫 - 133兆赫），一个晶振。
可编程输入负载电容器允许在选择晶振最大的灵活性，
无论制造商，工艺，性能或质量。
3.3V电源电压
3.3V模拟电源电压
串行数据输入
模拟地
LCLK地
可配置的时钟输出1
在V
DDL
水平（ 3.3V或2.5V ）
可配置的时钟输出2
在V
DDL
水平（ 3.3V或2.5V ）
可配置的时钟输出3
在V
DDL
水平（ 3.3V或2.5V ）
串行时钟输入
LCLK电源
（ 2.5V或3.3V ）
可配置的时钟输出4
在V
DDL
水平（ 3.3V或2.5V ）
地
可配置的时钟输出5
(3.3V)
可配置的时钟输出6
(3.3V)
参考输出
VDD
AVDD
SDAT
AVSS
VSSL
LCLK1
LCLK2
LCLK3
SCLK
VDDL
LCLK4
VSS
CLK5
CLK6
XOUT
[1]
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
频率计算和寄存器定义
该CY22150是有四个极其灵活的时钟发生器
可以用于确定最终的输出基本变量
频率。它们是输入参考频率（REF ），则
内部计算的P和Q分频器和后分频器
其可以是固定的或计算的值。有三种基本
式中，用于确定的最终输出频率
CY22150为基础的设计：
CLK = （ （ REF * P） / Q） /后分频器
CLK = REF /后分频器
CLK = REF 。
注意：
如果XIN由外部时钟源驱动1.浮动XOUT 。
基本锁相环的方框图中示出
图1 。
每个
对CY22150 6个时钟输出，共有七路输出的
向它提供的选项。有六分后选择
可用： / 2 （其中两个） ， / 3 / 4 / DIV1N和/ DIV2N 。 DIV1N
和DIV2N独立地计算并应用到
单独的输出组。后分频选项即可
施加到所计算的VCO频率（ （REF ×P） / Q）或向
REF直接。
除了6的后置分频器的输出选项，第七
选择绕过PLL和直接传递REF到
矩阵开关。
文件编号： 38-07104牧师* F
分页： 13 2
CY22150
DIV1N [ OCH ]
DIV1SRC [ OCH ]
1
q全
DIV1CLK
REF
(Q+2)
[42H]
PTOTAL
(2(PB+4)+PO)
[40H], [41H], [42H]
1
DIV2CLK
PFD
VCO
0
/DIV1N
/2
/3
分频器银行1
分频器银行2
/4
/2
/DIV2N
CLKSRC
交叉点
开关矩阵
[44H]
[44H]
[44H,45H]
[45H]
LCLK1
LCLK2
LCLK3
LCLK4
0
[45H]
[45H,46H]
CLK5
CLK6
DIV2SRC [ 47H ]
DIV2N [ 47H ]
CLKOE [ 09H ]
对CY22150 PLL图1.基本框图
默认的启动条件为CY22150
该设备的默认（编程）状态一般
由经销商谁使用计划将设备设置
通过CyClocksRT生产客户指定的JEDEC文件。
零件在出厂时都是空白和未编程。
在这种情况下，所有位被设置为0时，所有输出为
三态，和晶体振荡器电路处于活动状态。
虽然你可以开发自己的子程序进行编程的任何或
所有在下面几页中描述的各个寄存器，
它可能是更容易使用CyClocksRT以产生所需
寄存器设置文件。
该CY22150的串行接口地址为69H 。应
有与系统中的其他设备发生冲突，这
也可以使用CyClocksRT改变。
回到加电再次，该SPI寄存器将需要
再次重新配置。
在CY22150所有可编程寄存器寻址
用8比特和含有8位的数据。该CY22150是
用1101001 （ 69H ）地址从设备。
表1
列出了SPI寄存器和它们的定义。具体
寄存器定义和允许值如下所列。
参考频率
该REF可以是晶体或驱动频率。对于晶体，
频率范围必须是8兆赫和30兆赫之间。为
一个驱动频率，该频率范围必须介于
1兆赫和133兆赫。
使用晶体作为参考输入
该CY22150的输入晶体振荡器是一个重要的
由于柔韧性特征，它允许在选择的用户
晶振作为参考源。输入振荡器具有编程
梅布尔增益，允许有最大的兼容性
参考晶体，不管制造商，工艺， perfor-
曼斯和质量。
可编程晶体振荡器的输入增益设置
输入晶体振荡器增益（ XDRV ）是由两个控制
在寄存器12H的位，并根据设定
表2中。
该
参数控制增益晶振频率，
内部晶体寄生电阻（ESR ，可从
频率计算和注册Defini-
系统蒸发散使用串行编程接口
该CY22150提供了行业标准的串行接口
对于易挥发，在系统编程的独特的频率和
选项。串行编程和重编程允许
快速更改设计和产品改进，消除
库存的旧的设计部分，并简化了制造。
串行编程接口（ SPI ）提供易失性
编程，即，当目标系统断电，
该CY22150恢复到其预SPI的状态，如上文所定义
（编程或者未编程） 。当系统
文件编号： 38-07104牧师* F
第13 3
CY22150
制造商） ，和晶在CapLoad设置
启动。
3位和第4寄存器12H的控制输入晶体振荡器
增益设置。第4位是设置的最高位，而位3是
LSB 。该设置是根据编程
表2中。
所有其他
寄存器位保留，应编程为
所示
表3中。
使用外部时钟作为参考输入
该CY22150还可以接受外部时钟为基准，
其主频为133 MHz的。与外部时钟时， XDRV
（寄存器12H）位必须根据设置
表4 。
表1汇总表 - CY22150可编程寄存器
注册
09H
OCH
12H
13H
40H
41H
42H
44H
45H
46H
47H
DIV2SRC MUX和
DIV2N分
描述
CLKOE控制
DIV1SRC MUX和
DIV1N分
输入晶体振荡器
传动控制
输入负载电容
控制
电荷泵和PB
计数器
PO计数器，Q
计数器
交叉点开关
矩阵控制
D7
0
D6
0
D5
CLK6
D4
CLK5
D3
LCLK4
D2
LCLK3
D1
LCLK2
D0
LCLK1
DIV1SRC DIV1N （6） DIV1N （5） DIV1N （4） DIV1N （3） DIV1N （2） DIV1N （1） DIV1N （0）
0
CapLoad
(7)
1
PB(7)
PO
0
CapLoad
(6)
1
PB(6)
Q(6)
1
CapLoad
(5)
0
PB(5)
Q(5)
XDRV(1)
CapLoad
(4)
Pump(2)
PB(4)
Q(4)
XDRV(0)
CapLoad
(3)
Pump(1)
PB(3)
Q(3)
0
CapLoad
(2)
Pump(0)
PB(2)
Q(2)
0
CapLoad
(1)
PB(9)
PB(1)
Q(1)
0
CapLoad
(0)
PB(8)
PB(0)
Q(0)
CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1
对于LCLK1的LCLK1的LCLK1的LCLK2的LCLK2的LCLK2的LCLK3的LCLK3
CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2
对于LCLK3的LCLK4的LCLK4的LCLK4的CLK5的CLK5的CLK5的CLK6
CLKSRC1 CLKSRC0
对于CLK6的CLK6
1
1
1
1
1
1
DIV2SRC DIV2N （6） DIV2N （5） DIV2N （4） DIV2N （3） DIV2N （2） DIV2N （1） DIV2N （0）
表2.可编程晶体振荡器的输入增益设置
盖寄存器设置
有效负载电容
（ CapLoad ）
水晶ESR
晶振输入
频率
8 - 15 MHz的
15 - 20 MHz的
20 - 25 MHz的
25 - 30 MHz的
表3位的位置和值
地址
12H
D7
0
D6
0
D5
1
D4
XDRV(1)
D3
XDRV(0)
D2
0
D1
0
D0
0
00H – 80H
6 pF到12 pF的
30
00
01
01
10
60
01
10
10
10
80H - C0H
为12pF至18pF之
30
01
01
10
10
60
10
10
10
11
C0H - FFH
18pF之为30pF的
30
01
10
10
11
60
10
10
11
不适用
表4.可编程的外部基准输入振荡器驱动器设置
参考频率
系统设置
1 - 25 MHz的
00
25 - 50 MHz的
01
50 - 90兆赫
10
90 - 133兆赫
11
文件编号： 38-07104牧师* F
第13 4
CY22150
输入负载电容
输入负载电容允许用户设置负载电容
该CY22150的匹配从一个输入的负载电容
水晶。的输入端的负载电容器的值由下式确定
8位中的可编程寄存器[ 13H ] 。总的负载电容
由下式确定：
CapLoad = （ CL- CBRD - CCHIP ） /0.09375 pF的
其中：
C
L
=你的水晶的指定负载电容。
C
BRD
=总电路板电容，由于外部电容就
itors和电路板走线电容。在CyClocksRT ，该值
默认为2 pF的。
C
芯片
= 6 pF的。
0.09375 PF =可用的步进分辨率，由于8位
注册。
在CyclocksRT ，仅在晶体电容（C
L
）被指定。
C
芯片
设置为6 pF的，和C
BRD
默认为2 pF的。如果您的主板
电容是大于或小于2 pF的下部，上述公式
可以用来计算一个新CapLoad值和
编入寄存器13H 。
在CyClocksRT ，进入液晶电容（C
L
） 。值
CapLoad将被自动确定和编程
到CY22150 。通过SDAT和SCLK引脚，所述
值可上下调整，如果你的主板电容
大于或小于2 pF的。对于外部时钟源，
CapLoad默认为0。见
表5
对于CapLoad位的位置
和值。
输入负载电容被放置在CY22150死
减少了外部元件成本。这些电容是真实的
平行板电容器，旨在降低频率
移动，当非线性负载电容的影响会发生
通过负载，偏置，电源和温度的变化。
由两个内部变量，PB和PO 。式为
计算P
总
是：
P
总
= （2 （PB + 4）+ PO） 。
PB为一个10位的变量，由寄存器40H定义（1 ：0）和
41H （7 ：0）。 2个LSB的寄存器40H是两个MSB
变量PB 。寄存器40H位4..2用于确定所述
电荷泵设置（见第5章） 。寄存器的3个MSB
40H被预设和保留的，不能更改。 PO是
单个位的变量，寄存器42H （7）所定义。这允许
奇数P中
总
.
42H的剩下的7位被用于定义在Q
计数器，如图
表6 。
P的最小值
总
是8 P的最大值
总
是2055为了实现P的最小值
总
，PB和PO
都应该被编程为0。要达到的最大
P的值
总
，PB应设定为1023，和PO
应设定为1。
对CY22150稳定运行不能，如果保证
的值（P
总
* （ REF / Q
总
） ）高于400兆赫或更低
100兆赫。寄存器40H ， 41H和42H中定义
表7中。
PLL后分频选项[ OCH （ 7..0 ） ]，[ 47H （ 7..0 ）
VCO的输出是通过两个独立的路由
多路复用器，然后两分频的银行，以确定最终的时钟
输出频率。多路复用器确定该时钟信号
送入分频器银行是所计算的VCO频率
或REF 。有两种选择复用器（ DIV1SRC和DIV2SRC ）
两分频的银行（分频器银行1和银行分频器2 ）
用于确定此时钟信号。该时钟信号通过
通过DIV1SRC和DIV2SRC称为DIV1CLK
和DIV2CLK分别。
分频器银行提供独特的4分频选项： / 2 ，
/ 3 /4 ，和/ DIVxN 。 DIVxN是一个变量，它可以是indepen-
dently编程（ DIV1N和DIV2N ）分别为两个的
分银行。 DIVxN的最小值是4。
DIVxN的最大值为127 DIVxN低于4的值是
不能保证正常工作。
DIV1SRC是一个单比特变量，由寄存器OCH控制。
寄存器OCH其余7位决定价值
岗位分DIV1N 。
DIV2SRC是一个单比特变量，由寄存器47H控制。
寄存器47H ，其余7位决定价值
岗位分DIV2N 。
寄存器OCH和47H中定义
表8 。
PLL频率，Q计数器[ 42H （ 6..0 ）
第一计数器被称为Q计数器。在Q计数器
划分REF通过其计算出的值。 Q是一个7位的分频器用
127最大值和0.主最小值
Q的值由7位寄存器42H （ 6..0 ） ，但2确定
被添加到该寄存器中的值来实现的总Q或Q
总
.
Q
总
被定义为下式：
Q
总
= Q + 2
Q的最小值
总
是2.问的最大值
总
在129注册42H在表中定义的。
对CY22150稳定运行不能保证的话
REF / Q
总
低于250千赫。 Q
总
位的位置和价值
都德网络中定义
表6 。
电荷泵设置[ 40H （ 2..0 ）
正确的泵设置为PLL的稳定性很重要。收费
泵设定由寄存器40H位（ 4..2 ）的控制，并
依赖于内部变量PB （见“PLL
频率，
P计数器[ 40H （ 1..0 ） ]，[ 41H （ 7..0 ） ]，[ 42H （7）] “）。表9
summa-
rizes正确的电荷泵设置的基础上， P总。
SEE
表10
对寄存器40H位的位置和价值。
PLL频率，P计数器[ 40H （ 1..0 ） ] ，
[41H(7..0)], [42H(7)
接下来的计数器定义为P （产品）计数器。在P
计数器被乘以（REF / Q
总
）值来实现
VCO频率。该产品计数器，其定义为：P
总
，是
表5.输入负载电容寄存器位设置
地址
13H
D7
D6
D5
D4
D3
D2
D1
D0
CapLoad （7） CapLoad （6） CapLoad （5） CapLoad （4） CapLoad （3） CapLoad （2） CapLoad （1） CapLoad （0）
文件编号： 38-07104牧师* F
第13个5
CY22150
一PLL通用
Flash的编程和2线串行
可编程时钟发生器
特点
■
■
■
■
■
■
■
■
■
集成锁相环（PLL）的
商业和工业操作
可编程闪存
现场可编程
两线串行编程接口
低偏移，低抖动，高精度输出
具有2.5V输出选项， 3.3V工作电压
16引脚TSSOP
■
■
非易失性可重编程技术可以轻松customi-
矩阵特殊积，快速周转的设计变更和产品perfor-
曼斯增强功能，以及更好的库存控制。部分可以
被重新编程高达100倍，减少库存
定制部件，并提供一个简单的方法升级
现有的设计。
该CY22150可以在包级别进行编程。
内部样品和原型数量的编程
可使用CY3672 FTG开发工具包。生产
数量可通过赛普拉斯增值distri-
bution使用第三方程序员BP的合作伙伴，或
微 ，希洛系统 ，以及其他。
该CY22150提供了一个业界标准接口
易挥发，系统级的独特的频率定制与
选项。串行编程和重编程允许快速
设计变更和产品改进，消除
库存的旧的设计部分，并简化了制造。
高性能适用于商业，工业，
网络，电信和其他一般用途。
在标准和低功率系统应用程序的兼容性。
行业标准包装节省了电路板空间。
特定网络阳离子
现场可编程
可编程串行
商业级温度
现场可编程
可编程串行
工业温度
好处
■
内部PLL产生六个输出高达200 MHz 。可以
从外部晶体生成自定义的频率或
一个驱动源。
性能保证需要的应用
扩展级温度范围。
■
■
■
■
产品型号
CY22150FC
输出
6
输入频率范围
8 MHz到30 MHz的（外部晶振）
1 MHz到133 MHz的（驱动时钟）
8 MHz到30 MHz的（外部晶振）
1 MHz到133 MHz的（驱动时钟）
输出频率范围
80千赫至200兆赫（3.3V ）
80 KHz到MHz的166.6 （ 2.5V ）
80 kHz到166.6兆赫（ 3.3V ）
80千赫至150兆赫（ 2.5V ）
CY22150FI
6
逻辑框图
LCLK1
分频器
银行1
XIN
XOUT
P
LCLK2
交叉点
开关
矩阵
LCLK3
LCKL4
OSC 。
Q
Φ
VCO
PLL
分频器
2银行
CLK5
CLK6
串行
SDAT
程序设计
SCLK
接口
SPI
控制
VDD VSS AVDD AVSS VDDL VSSL
赛普拉斯半导体公司
文件编号： 38-07104牧师* I
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2009年1月23日
[+ ]反馈
CY22150
引脚配置
图1. 16引脚TSSOP
XIN
VDD
AVDD
SDAT
AVSS
VSSL
LCLK1
LCLK2
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
XOUT
CLK6
CLK5
VSS
LCLK4
VDDL
SCLK
LCLK3
表1.引脚定义
名字
XIN
数
1
描述
参考输入。由晶体（ 8 MHz至30 MHz）或外部时钟（ 1 MHz至133 MHz）的驱动。
可编程输入负载电容器允许在选择晶振最大的灵活性，
无论制造商，工艺，性能或质量
3.3V电源电压
3.3V模拟电源电压
串行数据输入
模拟地
LCLK地
可配置的时钟输出1在V
DDL
水平（ 3.3V或2.5V ）
可配置的时钟输出2在V
DDL
水平（ 3.3V或2.5V ）
可配置的时钟输出3在V
DDL
水平（ 3.3V或2.5V ）
串行时钟输出
LCLK电源电压（ 2.5V或3.3V ）
可配置的时钟输出4在V
DDL
水平（ 3.3V或2.5V ）
地
可配置的时钟输出5 （ 3.3V ）
可配置的时钟输出6 （ 3.3V ）
参考输出
VDD
AVDD
SDAT
AVSS
VSSL
LCLK1
LCLK2
LCLK3
SCLK
VDDL
LCLK4
VSS
CLK5
CLK6
XOUT
[1]
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
记
如果XIN由外部时钟源驱动1.浮动XOUT 。
文件编号： 38-07104牧师* I
第16页2
[+ ]反馈
CY22150
频率计算和寄存器定义
该CY22150是有四个极其灵活的时钟发生器
是用来确定最终的输出基本变量
频率。它们是输入参考频率（REF ），则
内部计算的P和Q分频器和后分频器，其
可以是固定的或计算的值。有三个公式来
确定一个CY22150基于最终输出频率
设计：
■
■
■
CLK = （ （ REF * P） / Q） /后分频器
CLK = REF /后分频器
CLK = REF 。
基本锁相环的方框图中示出
图2中。
每个
对CY22150 6个时钟输出，共有七路输出的
向它提供的选项。有六分后选择
可用： / 2 （其中两个） ， / 3 / 4 / DIV1N和/ DIV2N 。 DIV1N
和DIV2N独立地计算并应用到
单独的输出组。后分频选项可以应用
于计算的VCO频率（ （REF ×P） / Q）或到REF
直接。
除了6的后置分频器的输出选项，第七
选择绕过PLL和直接传递REF到
矩阵开关。
对CY22150 PLL图2.基本框图
DIV1N [ OCH ]
DIV1SRC [ OCH ]
1
q全
DIV1CLK
REF
(Q+2)
[42H]
PTOTAL
(2(PB+4)+PO)
[40H], [41H], [42H]
1
DIV2CLK
PFD
VCO
0
/DIV1N
/2
CLKSRC
交叉点
开关矩阵
[44H]
[44H]
[44H,45H]
/3
分频器银行1
分频器银行2
/4
/2
/DIV2N
[45H]
[45H,46H]
[45H]
LCLK1
LCLK2
LCLK3
LCLK4
0
CLK5
CLK6
DIV2SRC [ 47H ]
DIV2N [ 47H ]
CLKOE [ 09H ]
文件编号： 38-07104牧师* I
第16页3
[+ ]反馈
CY22150
默认的启动条件为CY22150
该设备的缺省（编程）条件通常设定
由分销商谁的程序使用客户的设备
通过CyClocksRT产生特定的JEDEC文件。零件运
从工厂的空白，未编程。在这种条件下，
所有位都设置为0 ，所有的输出三态，并且晶体
振荡电路处于活动状态。
虽然你可以开发自己的子程序进行编程的任何或
所有在下面几页中描述的各个寄存器，它
可能是更容易使用CyClocksRT以产生所需
寄存器设置文件。
该CY22150的串行接口地址为69H 。如果有一个
在您的系统中的其他设备发生冲突，那么这也可以
使用CyClocksRT改变。
表2
列出了SPI寄存器和它们的定义。具体
寄存器定义和允许值如下所列。
参考频率
该REF可以是晶体或驱动频率。对于晶体，
频率范围必须是8兆赫和30兆赫之间。对于
驱动频率，频率范围必须在1 MHz范围
和133兆赫。
使用晶体作为参考输入
该CY22150的输入晶体振荡器是一个重要的
由于柔韧性特征，它允许用户在选择
水晶作为参考源。输入振荡器具有可编程
获得，允许与参考晶体的最大兼容性，
无论制造商，工艺，性能和质量。
可编程晶体振荡器的输入增益设置
输入晶体振荡器增益（ XDRV ）由两比特控制
在寄存器12H ，并根据设定的
表3
第5页上的
参数控制增益晶振频率，
内部晶体寄生电阻（ESR ，可从
制造商） ，并在晶体启动的CapLoad设置。
3位和第4寄存器12H的控制输入晶体振荡器增益
设置。第4位是设置的MSB ，而第3位为LSB 。该
设置根据编程
表3
5.所有其他网页
寄存器位保留，应编程为
所示
表4
第5页。
使用外部时钟作为参考输入
该CY22150还接受外部时钟作为参考，与
速度高达133 MHz的。与外部时钟时， XDRV
（寄存器12H）位必须根据设置
表5
第5页。
频率计算和注册Defini-
系统蒸发散使用串行编程接口
该CY22150提供了一个业界标准串行接口
易挥发，在系统编程的独特的频率和
选项。串行编程和重编程允许快速
设计变更和产品改进，消除
库存的旧的设计部分，并简化了制造。
串行编程接口（ SPI ）提供易失性
编程。这意味着，当目标系统上电
下来， CY22150恢复到其预SPI的状态，如上文所定义
（编程或者未编程） 。当系统上电
再度回升时， SPI寄存器必须再次重新配置。
在CY22150可编程的所有寄存器与解决
8位寄存器，包含8个数据位。该CY22150是奴隶
设备与1101001 （ 69H ）地址。
表2.汇总表 - CY22150可编程寄存器
注册
09H
OCH
12H
13H
40H
41H
42H
44H
45H
46H
47H
DIV2SRC MUX和
DIV2N分
描述
CLKOE控制
DIV1SRC MUX和
DIV1N分
输入晶体振荡器
传动控制
输入负载电容
控制
电荷泵和PB
计数器
PO计数器，计数器Q
交叉点开关
矩阵控制
D7
0
DIV1SRC
0
CapLoad
(7)
1
PB(7)
PO
D6
0
DIV1N(6)
0
CapLoad
(6)
1
PB(6)
Q(6)
D5
D4
CLK5
DIV1N(4)
XDRV(1)
CapLoad
(4)
Pump(2)
PB(4)
Q(4)
D3
LCLK4
DIV1N(3)
XDRV(0)
CapLoad
(3)
Pump(1)
PB(3)
Q(3)
D2
LCLK3
DIV1N(2)
0
CapLoad
(2)
Pump(0)
PB(2)
Q(2)
D1
LCLK2
DIV1N(1)
0
CapLoad
(1)
PB(9)
PB(1)
Q(1)
D0
LCLK1
DIV1N(0)
0
CapLoad
(0)
PB(8)
PB(0)
Q(0)
CLK6
DIV1N(5)
1
CapLoad
(5)
0
PB(5)
Q(5)
CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1
对于LCLK1的LCLK1的LCLK1的LCLK2的LCLK2的LCLK2的LCLK3的LCLK3
CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2 CLKSRC1 CLKSRC0 CLKSRC2
对于LCLK3的LCLK4的LCLK4的LCLK4的CLK5的CLK5的CLK5的CLK6
CLKSRC1 CLKSRC0
对于CLK6的CLK6
DIV2SRC
DIV2N(6)
1
DIV2N(5)
1
DIV2N(4)
1
DIV2N(3)
1
DIV2N(2)
1
DIV2N(1)
1
DIV2N(0)
文件编号： 38-07104牧师* I
第16页4
[+ ]反馈
CY22150
表3.可编程晶体振荡器的输入增益设置
盖寄存器设置
有效负载电容
（ CapLoad ）
水晶ESR
晶振输入
频率
8至15兆赫
15至20兆赫
20至25兆赫
25至30兆赫
表4位的位置和值
地址
12H
D7
0
D6
0
D5
1
D4
XDRV(1)
D3
XDRV(0)
D2
0
D1
0
D0
0
00H – 80H
6 pF到12 pF的
30Ω
00
01
01
10
60Ω
01
10
10
10
80H - C0H
12 pF到18 pF的
30Ω
01
01
10
10
60Ω
10
10
10
11
C0H - FFH
18 pF到30 pF的
30Ω
01
10
10
11
60Ω
10
10
11
不适用
表5.可编程的外部基准输入振荡器驱动器设置
参考频率
系统设置
输入负载电容
输入负载电容允许用户设置负载电容
该CY22150的匹配从一个输入的负载电容
水晶。的输入端的负载电容器的值由下式确定
8位中的可编程寄存器[ 13H ] 。总的负载电容
由下式确定：
CapLoad = （C
L
– C
BRD
– C
芯片
） /0.09375 pF的
其中：
■
■
1至25兆赫
00
25至50兆赫
01
50至90兆赫
10
90至133兆赫
11
PLL频率，Q计数器[ 42H （ 6..0 ）
第一计数器被称为Q计数器。在Q计数器
划分REF通过其计算出的值。 Q是一个7位的分频器用
127最大值和0.主最小值
Q的值由7位寄存器42H （ 6..0 ）确定，但2
加入到该寄存器中的值来实现的总Q或Q
总
. Q
总
被定义为下式：
Q
总
= Q + 2
Q的最小值
总
是2.问的最大值
总
is
129.注册42H在表中定义的。
对CY22150稳定运行不能保证的话
REF / Q
总
低于250千赫。 Q
总
位的位置和值
德网络中定义
表7
第6页。
C
L
=你的水晶的指定负载电容。
C
BRD
=总电路板电容，由于外部电容
与电路板走线电容。在CyClocksRT ，该值
默认为2 pF的。
C
芯片
= 6 pF的。
0.09375 PF =可用的步进分辨率，由于8位
注册。
■
■
PLL频率，P计数器[ 40H （ 1..0 ） ]，[ 41H （ 7..0 ） ] ，
[42H(7)
接下来的计数器定义为P （产品）计数器。在P
计数器被乘以（REF / Q
总
）值来实现
VCO频率。该产品计数器，其定义为：P
总
，由
最多两个内部变量， PB和PO 。式为calcu-
lating P
总
是：
P
总
= （2 （PB + 4）+ PO）的
PB为一个10位的变量，由寄存器40H定义（1 ：0）和
41H （7 ：0）。 2个LSB的寄存器40H是两个MSB
变量PB 。寄存器40H位4..2用于确定所述
电荷泵设置。寄存器40H的3个MSB预设
和保留的，不能更改。 PO是单个比特变量，
寄存器42H （7）定义。这允许奇数P中
总
.
42H的剩下的7位被用于定义在Q
计数器，如图
表7中。
P的最小值
总
是8 P的最大值
总
is
2055为了实现P的最小值
总
， PB和PO应该
既被编程为0。要达到的最大值
P
总
，PB应设定为1023 ，和PO应该
编程为1 。
第16页5
在CyclocksRT ，仅在晶体电容（C
L
）被指定。
C
芯片
设置为6 pF的和C
BRD
默认为2 pF的。如果您的主板
电容是大于或小于2 pF的下部，前面给出的公式
被用来计算一个新CapLoad值和编程到
注册13H 。
在CyClocksRT ，进入液晶电容（C
L
） 。的值
CapLoad被自动确定，并编入
CY22150 。通过SDAT和SCLK引脚，则该值可以是
向上或向下调整，如果你的板电容是大于或小于
超过2 pF的。对于外部时钟源， CapLoad默认为0 。
SEE
表6
对CapLoad位的位置和价值6页。
输入负载电容被放置在CY22150死
减少了外部元件成本。这些电容是真实的
平行板电容器，旨在降低频移
时所发生的非线性负载电容是受负荷，
偏置，电源和温度变化。
文件编号： 38-07104牧师* I
[+ ]反馈
QQ：2880707522 复制
