CY2212
直接Rambus 时钟发生器（精简版）
特点
直接Rambus公司时钟支持
高速时钟支持
输入选择选项
晶体振荡器分频器输出
输出边沿速率控制
16引脚TSSOP
好处
一对差分输出驱动器
400 MHz的最高300 MHz的最小输出
频率
PLL倍频选择
LCLK = XTAL / 2 ，而不是由锁相环驱动的（PLL）的
降低EMI
节省空间，低成本的封装
逻辑框图
XIN
XOUT
CLK
CLKB
XTAL
振荡器
PLL
xM
S
/2
LCLK
XTAL值= 18.75 MHz的
引脚配置
16引脚TSSOP
顶视图
VDDP
VSSP
XOUT
XIN
VDDL
LCLK
VSSL
NC
1
2
3
16
15
14
S
VDD
VSS
CLK
CLKB
VSS
VDD
NC
CY2212
4
5
6
7
8
13
12
11
10
9
频率选择表
S
0
1
M（ PLL乘法器）
16
64/3
CLK ， CLKB
300兆赫
400兆赫
LCLK
9.375兆赫
9.375兆赫
赛普拉斯半导体公司
文件编号： 38-07466修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年1月12日
CY2212
DC电气规格
参数
V
DD
V
DDL
T
A
V
IL
V
IH
R
PUP
电源电压
LCLK电源电压
工作环境温度
在针S输入信号电压低
在针S输入信号的高电压
内部上拉电阻
描述
分钟。
3.04
1.7
0
–
0.65
10
马克斯。
3.56
2.1
70
0.35
–
100
单位
V
V
°C
V
DD
V
DD
k
AC电气规格
参数
f
XTAL ，IN
C
IN， CMOS
C
XTAL
描述
输入频率为晶振输入
[5]
输入电容的S引脚
晶体负载电容
[6]
分钟。
14.0625
–
–
典型值。
–
–
11
马克斯。
18.75
10
–
单位
兆赫
pF
pF
直流设备规格
参数
V
CM
V
X
V
COS
V
COH
V
COL
r
OUT
V
陆
V
大声笑
描述
差分输出的共模电压
差分输出交叉点电压
输出电压摆幅（对 - 对单端）
[7]
输出高电压
输出低电压
输出动态性（销）
[8]
分钟。
1.35
1.25
0.4
–
1.0
12
V
DDL
– 0.45V
0
马克斯。
1.75
1.85
0.7
2.1
–
50
V
DDL
0.45
单位
V
V
V
V
V
V
V
在我LCLK输出高电压
OH
= -10毫安
在我LCLK输出低电压
OL
= 10毫安
状态转移特征
指定在CLK ， CLKB的最大稳定时间，并且
从器件上电LCLK输出。对于V
DD
, V
DDP
和V
DDL
任何序列被允许上电和掉电
CY2212 DRCG -精简版。
从
To
转换延迟
3毫秒
描述
从V时代
DD
/V
DDL
/V
DDP
被应用到解决
CLK / CLKB / LCLK输出解决
V
DD
/V
DDL
/V
DDP
在CLK / CLKB / LCLK正常
AC设备规格
参数
t
周期
t
J
t
JL
DC
t
DC ， ERR
时钟周期时间
抖动超过1-6个时钟周期，在400
抖动超过1-6个时钟周期，在300
长期抖动在400 MHz的
长期抖动在300 MHz的
长期平均输出占空比
在400 MHz的循环周期占空比误差
在300 MHz的循环周期占空比误差
注意事项：
5.标称条件下使用18.75 MHz的晶振。
6.电容频率= 1 MHz的测量，直流偏压= 0.9 V和VAC < 100毫伏。
7. V
COS
= V
OH
– V
OL
.
8. r
OUT
=
V
O
/
I
O
。这个被限定在输出引脚，而不是在测量点
网络连接gure 3 。
9.输出短期抖动规格为峰峰值和定义
网络连接gure 10 。
描述
兆赫
[9]
兆赫
[9]
分钟。
2.5
–
–
–
–
45%
–
–
马克斯。
3.33
100
140
300
400
55%
50
70
单位
ns
ps
ps
ps
ps
t
周期
ps
ps
文件编号： 38-07466修订版**
第10 3
CY2212
AC设备规格
（续）
参数
t
CR
, t
CF
t
CR ， CF
BW
环
t
CYCLE ，L
t
LR
, t
LF
t
JC ，L
t
J10,L
DC
L
描述
输出上升和下降时间（测得20 ％的输出电压的-80 ％ ）
在单一的相同的引脚输出上升时间和下降时间之差
装置（ 20 ％-80％）
PLL环路带宽
LCLK时钟周期时间
LCLK输出上升和下降时间
LCLK周期
抖动
[10]
10 LCLK周期抖动
[10,11]
LCLK输出占空比
RSL时钟输出驱动器
图2
示出的时钟驱动器的等效电路。
测量点
R
T
= Z
CH
迪FF erential
司机
R
S
R
P
R
P
R
S
S
Z
CH
R
T
= Z
CH
Z
CH
分钟。
250
–
50千赫
（ -3分贝）
106.6
–
–0.8
40%
马克斯。
500
100
8兆赫
（ -20分贝）
142.2
1
0.8
60%
ns
ns
ns
ns
t
CYCLE ，L
单位
ps
ps
–1.1 * t
JC ，L
1.1 * t
JC ，L
功能特定网络阳离子
本节给出的详细功能规格
设备的物理层。这些规格指的是逻辑
和物理接口。
晶振输入
该CY2212接收来自外部晶体其参考。
品信是参考晶振输入，并且引脚XOUT是
参考晶体反馈。参数为晶体是
本数据手册的第3页上给出的。
选择输入
只有一个选择输入，引脚S.该引脚选择
在PLL倍频器，和是一个标准的LVCMOS
输入。在S引脚具有内部上拉电阻。乘法器
选择定页本数据表1上。
LCLK输出驱动器
除了Rambus的时钟驱动器输出，还有另一种
时钟输出驱动。该LCLK驱动程序是一个标准的LVCMOS
输出驱动器。
图1
下面显示了LCLK输出驱动器
负载电路。
测量点
图2.等效电路
所述差分驱动器具有在所述范围内的低输出阻抗
约20欧姆。该驱动器还产生一个指定的电压
摆动的频道上。该信道的标称值
阻抗Z
CH
，是28欧姆。串联电阻RS和并联
电阻器RP的用于设置在通道上的电压摆幅。
驱动器的输出特性与定义的共同
外部元件，并在指定的输出时钟
测量点显示在
图2中。
全套
外部元件的输出驱动器，包括边沿速率
系统运行所需的滤波电容，表示在
网络连接gure 3 。
对于外部部件中的值给出
表1中。
输出时钟驱动传输线，可能会长时间
线。由于电路板的走线将作为有损，不完全
与一些不连续性端接的传输线，存在
会产生反射，将前往回
DRCG ，精简版的输出驱动器。如果输出阻抗不
匹配ZCH ，二次反射将产生这种意愿
添加到位置相关的时序不确定性。因此，该
CY2212不仅提供合适的输出电压摆幅，但
还提供了一个良好匹配的输出阻抗。驱动程序
阻抗，R
OUT
是串联的，其中R
S
以及该组合
在使用R并行
P
.
时钟驱动器被指定为黑盒在包装
销。串联后的输出特性进行测定
电阻R
S
。的输出进行差分终止，并且
没有施加终止电压。
LCLK
10 pF的
120
120
图1. LCLK测试负载电路
注意事项：
10. LCLK周期抖动和10周期抖动被定义为测得的周期与标称周期之间的差作为第8页上定义的。
11. LCLK 10周期抖动规范基于的LCLK周期抖动的测定值作为第8页上定义的。
文件编号： 38-07466修订版**
第10 4
QQ：2880707522 复制
